

修士論文

国際リニアコライダーのための  
崩壊点検出器用高精細 CCD の読み出しシステム  
の研究開発

～ Research and development of the fine-pixel CCD  
readout system for the vertexing detector  
at International linear collider ～

東北大学大学院理学研究科  
物理学専攻

齋藤 智之

平成 23 年 2 月



## 概要

ILC(International Linear Collider)はHiggs粒子や他の新粒子を非常に高い精度で測定することを目的とした実験である。その精度を実現するためには測定器は従来のを大きく上回る性能が要求される。その内崩壊点検出器は測定器の中で最も内側に位置し、ILCでの研究対象となるHiggs粒子等の多くの物理過程の解析において必要不可欠な $b$ クォーク $c$ クォーク同定で重要な役割を果たす。崩壊点検出器の開発は世界各地で進められており、我々は高精細CCD (Fine Pixel CCD ; FPCCD) をセンサーに用いた崩壊点検出器を開発している。本研究では、FPCCD崩壊点検出器のためのデータ読み出しシステムを開発し、その性能評価を行った。さらにそのシステムを用いてFPCCDからのデータ読み出し試験を行った。

# 目次

<b>第1章 国際リニアコライダー実験 (International Linear Collider ; ILC)</b>	<b>1</b>
1.1 素粒子物理の現在と ILC	1
1.2 ILC の加速器	2
1.2.1 電子源	2
1.2.2 陽電子源	4
1.2.3 減衰リング	4
1.2.4 主線形加速器	5
1.2.5 ビーム構造	6
1.3 ILC の測定器 (ILD : International Large Detector)	7
1.3.1 測定器案	7
1.3.2 崩壊点検出器	9
1.3.3 シリコン飛跡検出システム	10
1.3.4 Time Projection Chamber(TPC)	12
1.3.5 カロリメータ	13
1.3.6 ミューオン検出器	15
1.3.7 前方検出器	15
1.4 Particle Flow Algorithm(PFA)	17
<b>第2章 ILC で期待される物理 と崩壊点検出器</b>	<b>20</b>
2.1 フレーバ・タグ	20
2.2 ヒッグス機構	21
2.3 ヒッグスの物理とフレーバ・タグ	26
2.4 ジェットの電荷測定	28
<b>第3章 高精細 CCD(FPCCD) 崩壊点検出器</b>	<b>30</b>
3.1 FPCCD 崩壊点検出器	30

---

3.1.1	FPCCD 崩壊点検出器の構成 . . . . .	30
3.1.2	FPCCD 崩壊点検出器の特徴 . . . . .	31
3.1.3	FPCCD 崩壊点検出器への要求性能 . . . . .	33
3.2	FPCCD(センサー) . . . . .	35
3.2.1	CCD (Charge Coupled Device) イメージセンサ . . . . .	35
3.2.2	CCD 検出器の動作原理 . . . . .	35
3.2.3	ノイズ . . . . .	38
3.2.4	試作 FPCCD . . . . .	42
3.3	読み出し ASIC . . . . .	44
3.4	研究の目的 . . . . .	45
<b>第 4 章</b>	<b>FPCCD 崩壊点検出器用読み出し ASIC の開発</b>	<b>46</b>
4.1	ASIC に要求される性能 . . . . .	46
4.2	要求性能に対する解決策 . . . . .	47
4.3	ASIC の全体構成 . . . . .	48
4.4	部品構成 . . . . .	48
4.4.1	CHAIN1 の回路構成 . . . . .	48
4.4.2	前置増幅器 . . . . .	50
4.4.3	ローパスフィルター (LPF) . . . . .	51
4.4.4	相関 2 重サンプリング回路 (CDS) . . . . .	57
4.4.5	電荷再配分型 ADC . . . . .	57
4.4.6	ローカルコントロールレジスタ (LCR) . . . . .	61
4.4.7	CHAIN2 の回路構成 . . . . .	62
4.4.8	バイアス電圧生成回路 . . . . .	62
4.4.9	セントラルコントロールレジスター (CCR) . . . . .	63
4.4.10	プルアップ回路 . . . . .	63
4.5	チップレイアウト . . . . .	64
4.6	ASIC 開発のまとめ . . . . .	64
<b>第 5 章</b>	<b>試作読み出し ASIC の性能評価</b>	<b>66</b>
5.1	読み出し ASIC 試験用基板 . . . . .	66
5.2	ASIC 性能評価読み出しシステム . . . . .	66
5.2.1	ASIC のパラメータ設定 . . . . .	66
5.2.2	ASIC からの出力信号の転送 . . . . .	68

---

5.2.3	DAQ-Middleware を用いた PC での信号処理 . . . . .	69
5.3	読み出し ASIC 動作検証 . . . . .	70
5.3.1	シフトレジスタの動作検証 . . . . .	70
5.3.2	テストパルスを用いた動作試験 . . . . .	72
5.4	読み出し ASIC の性能評価 . . . . .	75
5.4.1	読み出し速度の評価 . . . . .	75
5.4.2	ADC の線形性 . . . . .	76
5.4.3	ノイズ評価 . . . . .	76
5.5	一次試作読み出し回路のまとめ . . . . .	79
5.5.1	達成点 . . . . .	79
5.5.2	問題点 1 ~ 読み出し速度不足 ~ . . . . .	80
5.5.3	問題点 2 ~ ADC カウントの欠け ~ . . . . .	80
5.5.4	問題点 3 ~ 消費電力が大きい ~ . . . . .	81
<b>第 6 章</b>	<b>試作 FPCCD 読み出し試験</b>	<b>82</b>
6.1	FPCCD 試験用基板 . . . . .	82
6.2	FPCCD 読み出しシステム . . . . .	82
6.3	試作 FPCCD の性能評価 . . . . .	83
6.3.1	FPCCD 動作試験 . . . . .	84
6.3.2	2次元ペDESTAL画像 . . . . .	84
6.3.3	LED 照射試験 . . . . .	85
6.3.4	CCD1 チャンネルのノイズ評価 . . . . .	85
6.3.5	読み出しシステムの読み出しノイズの評価 . . . . .	86
6.4	まとめ . . . . .	87
<b>第 7 章</b>	<b>FPCCD 崩壊点検出器用第 2 次試作読み出し ASIC の開発</b>	<b>92</b>
7.1	第 2 次試作概要 . . . . .	92
7.2	FPCCD2 . . . . .	93
7.2.1	FPCCD2 の回路全体構成 . . . . .	93
7.2.2	前置増幅器の変更 . . . . .	93
7.2.3	ローパスフィルタの変更 . . . . .	95
7.2.4	相関 2 重サンプリング回路の変更 . . . . .	95
7.2.5	電荷再配分型 ADC の変更 . . . . .	96
7.2.6	モニター回路の変更 . . . . .	99

---

7.2.7	ローカルコントロールレジスタの変更 . . . . .	99
7.2.8	オフセット調整回路の追加 . . . . .	99
7.2.9	チップレイアウト . . . . .	101
7.2.10	シュミレーションによる性能評価 . . . . .	102
7.3	FPCCD2B . . . . .	102
7.3.1	FPCCD2B 回路構成 . . . . .	103
7.3.2	CHAIN1 の変更 . . . . .	103
7.3.3	ADC の変更 . . . . .	103
7.3.4	チップレイアウト . . . . .	106
7.3.5	シュミレーションによる性能評価 . . . . .	106
7.3.6	第 2 次試作 ASIC の製作 . . . . .	106
<b>第 8 章</b>	<b>まとめ</b>	<b>109</b>
<b>付 録 A</b>	<b>標準模型のラグランジアン</b>	<b>111</b>
<b>付 録 B</b>	<b>各検出器のパラメータ</b>	<b>112</b>
<b>付 録 C</b>	<b>FPCCD 評価基板回路図</b>	<b>114</b>
<b>付 録 D</b>	<b>第 1 次試作 ASIC パッド配置一覧表</b>	<b>116</b>
<b>付 録 E</b>	<b>第 2 次試作 ASIC パッド配置一覧表</b>	<b>119</b>
	<b>謝辞</b>	<b>122</b>

# 目 次

1.1	ILC 加速器	3
1.2	ILC の電子源	4
1.3	ILC の陽電子源	5
1.4	ILC の主線形加速器における RF-ユニット	6
1.5	ILC の主線形加速器における 9 個のセルを持つ加速空洞	6
1.6	ILC のビーム構造	7
1.7	測定器案	8
1.8	崩壊点検出器の外観図	9
1.9	シリコン飛跡検出器の外観図	11
1.10	主飛跡検出器の外観図	12
1.11	GEM(Gas Electron Multiplier)	13
1.12	ECAL	14
1.13	HCAL	15
1.14	前方飛跡検出器	16
1.15	Two-photon バックグラウンドと SUSY 事象	17
1.16	100GeV ジェットの PFA による再構成	19
2.1	フレーバタグの性能	21
2.2	ポテンシャル $V$	22
2.3	Higgs 粒子との結合の強さ	26
2.4	Higgs 粒子の生成過程 (Higgs strahlung) $e^+e^- \rightarrow HZ$	28
2.5	Higgs 粒子の自己結合の測定 $e^+e^- \rightarrow HHZ$	28
3.1	FPCCD 崩壊点検出器	31
3.2	$Z$ 方向と $\phi$ 方向のヒット分布 (横運動量が高い信号 (左)、ペア バックグラウンド (右))	33
3.3	1 ピクセルあたりの信号の大きさ	34
3.4	pn 接合と空乏層	37



---

3.5	2相 CCD の動作原理図 . . . . .	39
3.6	CCD の電荷検出機構 (FDA) . . . . .	40
3.7	試作 FPCCD . . . . .	43
3.8	全空乏化を確認するために試作 FPCCD に細く絞ったレーザー を斜めに当てた画像 . . . . .	44
3.9	水平転送 CCD の感度を確認するために試作 FPCCD に細く絞っ たレーザーを当てた画像 . . . . .	44
3.10	開発中のピクセルサイズ $6\ \mu\text{m} \times 6\ \mu\text{m}$ の FPCCD . . . . .	45
4.1	回路の全体図 . . . . .	49
4.2	回路の全体構成 . . . . .	50
4.3	CHAIN1 回路図 . . . . .	51
4.4	前置増幅器 . . . . .	52
4.5	ローパスフィルター (LPF) . . . . .	53
4.6	LPF 内の差動増幅器の役割 . . . . .	54
4.7	差動増幅器 . . . . .	55
4.8	CMFB 回路の働き . . . . .	56
4.9	LPF のシグナル・フロー図 . . . . .	56
4.10	LPF の性能 . . . . .	56
4.11	CDS 回路動作波形 . . . . .	57
4.12	相関 2 重サンプリング回路 (CDS) の回路図 . . . . .	58
4.13	電荷再配分型 ADC の A/D 変換処理 . . . . .	60
4.14	ADC 回路図 . . . . .	61
4.15	ローカルコントロールレジスタ (LCR) の回路図 . . . . .	62
4.16	CHAIN2 の回路図 . . . . .	63
4.17	バイアス電圧生成回路の回路図 . . . . .	63
4.18	セントラルコントロールレジスタ (CCR) . . . . .	64
4.19	プルアップ回路の回路図 . . . . .	64
4.20	試作 ASIC . . . . .	65
5.1	試作 ASIC 評価基板 . . . . .	67
5.2	ASIC 試験セットアップ . . . . .	68
5.3	読み出しシステムの各パートの写真 . . . . .	69
5.4	シフトレジスタの構成とタイムチャート . . . . .	71

---

5.5	チャンネル指定シフトレジスタ動作検証 . . . . .	71
5.6	CCR と LCR のパラメータ設定シフトレジスタ動作検証: 入力ク ロック WCK、出力信号 DOUT、シフトレジスタ許可信号 WR、 入力信号: DIN . . . . .	72
5.7	モニター出力の測定点 . . . . .	73
5.8	前置増幅器直後のモニター出力 . . . . .	73
5.9	ADC 直前のモニター出力 (差動信号) . . . . .	74
5.10	ADC 出力 . . . . .	75
5.11	読み出し速度の検証 . . . . .	76
5.12	線型性の評価 . . . . .	77
5.13	ペDESTAL 分布 . . . . .	78
5.14	小型恒温恒湿槽 . . . . .	79
5.15	ノイズレベルの温度依存性 . . . . .	80
5.16	入力電圧と ADC カウントの詳細な関係 . . . . .	81
6.1	FPCCD 読み出し評価基板 . . . . .	83
6.2	FPCCD とドライバーカード . . . . .	83
6.3	FPCCD 読み出しシステム . . . . .	84
6.4	FPCCD 動作試験 . . . . .	85
6.5	2次元画像 . . . . .	86
6.6	LED 照射試験 . . . . .	87
6.7	CCD60 行目のペDESTAL 分布 . . . . .	88
6.8	CCD1 チャンネル分のペDESTAL 分布 . . . . .	89
6.9	測定するピクセルの位置 . . . . .	89
6.10	ピクセル毎のペDESTAL 分布 (室温) . . . . .	90
6.11	ピクセル毎のペDESTAL 分布 (-40 °C 冷却時) . . . . .	91
7.1	第2次試作回路全体構成 . . . . .	94
7.2	CHAIN1B 回路図 . . . . .	94
7.3	前置増幅器回路図 . . . . .	95
7.4	ローパスフィルター回路図 . . . . .	95
7.5	相関2重サンプリング回路図 . . . . .	96
7.6	ADC 回路図 . . . . .	97
7.7	容量ブロック回路図 . . . . .	98

---

7.8	M=3 の pMOS 構造 . . . . .	98
7.9	ローカルコントロールレジスタ回路図 . . . . .	99
7.10	オフセット調整回路図 . . . . .	100
7.11	FPCCD2 の回路図段階での CHAIN1 の線型性と作成したレイ アウト . . . . .	101
7.12	FPCCD2 の A/D 変換の線形性評価 . . . . .	103
7.13	FPCCD2B 全体回路図 . . . . .	104
7.14	FPCCD2B の CHAIN1 回路図 . . . . .	105
7.15	コンパレータ回路図 . . . . .	106
7.16	FPCCD2B . . . . .	107
7.17	FPCCD2B の ADC の線型性の検証 . . . . .	107
C.1	FPCCD 読み出し評価基板 (ASIC 周辺) . . . . .	114
C.2	FPCCD 読み出し評価基板 (CCD 周辺) . . . . .	115

# 表 目 次

1.1	各実験の崩壊点分解能のパラメータ	9
2.1	崩壊点の電荷測定のパラメータ	29
3.1	FPCCD 崩壊点検出器のレイアウト詳細	32
4.1	FPCCD 用読み出し ASIC 設計パラメータ	48
6.1	ピクセル毎のノイズレベル	88
7.1	FPCCD2B チップ設計パラメータ	108
B.1	ILD 測定器の各検出器のパラメータ (1)	112
B.2	ILD 測定器の各検出器のパラメータ (2)	113
D.1	第 1 次読み出し ASIC のパッド配置	116
E.1	第 2 次試作読み出し ASIC のパッド配置	119

# 第1章 国際リニアコライダー実験 (International Linear Collider ; ILC)

## 1.1 素粒子物理の現在と ILC

素粒子物理学には「標準模型」と呼ばれる素粒子の性質とそれらの相互作用を記述する理論模型が存在する。標準模型は様々な実験によりその正当性が高い精度で確認されており、現在最も正確な理論といえる。この理論ではクォークやレプトン、ゲージボソンは質量が0とされているが実際には質量を持つ。これらの素粒子に質量を与えるのが Higgs 粒子であり、この粒子による質量獲得機構は Higgs メカニズムと呼ばれ、標準理論の根幹を成している。しかしながらその Higgs 粒子はいまだ未発見である。標準理論の検証という観点では、この粒子を見つけることが現在の素粒子物理学の最重要課題といえる。また、近年の実験により標準理論では説明できない現象も観測されている。その中でも最も注目されているものがダークマターの存在である。ダークマターとは電磁相互作用をしない未知の物質である。銀河や星を構成する通常物質が宇宙全体の4%程度であるのに対し、ダークマターは約20%を占めることがわかっている。標準理論ではダークマターの候補となり得る粒子は存在しないため、標準理論を超えた新しい物理模型の構築もまた必要とされている。これらの課題を直接実験的に検証するためには、粒子を高いエネルギーに加速させ衝突させる加速器が必要となる

2009年11月に運転を再開した陽子・陽子衝突型円形加速器LHC(Large Hadron Collider)は現在重心エネルギー7 TeVで稼動しており、世界最高エネルギーを達成している。最終的には重心エネルギー14 TeVを目指しており、まさに前人未至のエネルギースケールである。LHCではその高い重心エネルギーによりHiggs粒子はもちろん、TeVスケールまでの新粒子が存在すれば必ず発見できると期待されている。一方、LHCがハドロンコライダーであるのに対し、

電子陽電子を衝突させるレプトンコライダーもある。レプトンコライダーは内部構造を持たない電子陽電子衝突であるので、バックグラウンドの少ない環境で精密測定が実現できる。したがって Higgs や新粒子の性質を詳細に明らかにするためにはレプトンコライダーが不可欠である。しかし質量の軽い電子・陽電子を円形加速器で加速するとシンクロトロン放射によりビームのエネルギーの損失が生じ、高い衝突エネルギーを実現することは難しい。そこで提案されているのが、粒子を直線的に加速させる国際リニアコライダー (International Linear Collider ; ILC) 実験である。

ILC 実験は電子・陽電子衝突の線形加速器を用いた次世代の高エネルギー実験である。加速器は、全長が約 30 km で、電子と陽電子を直線的に加速し正面衝突させる。重心エネルギーは  $\sqrt{s}=500$  GeV、後にアップグレードをして 1 TeV まで上げる計画である。ピークルミノシティは  $2 \times 10^{34} \text{ cm}^{-2}\text{s}^{-1}$ 、最初の 4 年間の積分ルミノシティは  $\int \mathcal{L} dt = 500 \text{ fb}^{-1}$  を目指している。初期状態の電子・陽電子のエネルギーや偏極を指定することができ、モードによってはバックグラウンド事象を抑制でき、さらにはシグナルの結合定数の測定を可能にする。バックグラウンド事象が少ない環境で Higgs 粒子やトップクォークの精密測定、標準理論を超える物理の検証、暗黒物質の候補となる粒子の探索などが期待されている。本章では ILC の加速器そして測定器について述べる。

## 1.2 ILC の加速器

加速器は大きく分けて電子・陽電子源 (Electron・Positron Source)、減衰リング (Damping Ring)、主線形加速器 (Main Linac) の 3 つ要素から構成される。図 1.1 にその全体図を示す。まず、電子・陽電子源において電子・陽電子を発生させてビームとして利用し、次に、減衰リングにおいてビームの広がりを抑える。そして、最後に、主線形加速器においてビームを一気に加速する。これら 3 つの要素の詳細に関してそれぞれ説明をする [1]。

### 1.2.1 電子源

図 1.2 に示す電子源では、レーザーを用いてビームに利用する電子が作られる。偏極したレーザーを半導体 GaAs/GaAsP などに照射することにより、光電効果で偏極した電子が生成される。これらの電子は 140~160 keV のエネルギー




図 1.1: ILC 加速器

ギーを持って出てきた後、常伝導の加速管で76 MeVまで加速され、さらに超伝導の加速管で5 GeVまで加速される。また、電子の偏極の目標値は80%である。




図 1.2: ILC の電子源

### 1.2.2 陽電子源

図 1.3 に示す陽電子源では、電子源において生成された電子ビームを利用して陽電子を作り出す。電子源において生成された電子ビームは、主線形加速器で150 GeVまで加速された後、いったん取り出されて螺旋状のアンジュレータ (Undulator) を通る。アンジュレータでは、磁場の向きを交互に変えて制動放射により10 MeV程度の光子を放出させる。その後、電子は主線形加速器に戻される。一方、光子は標的 (厚さ1.4 cmのTiの円盤) に向かい、標的との衝突で電磁シャワーが生じ大量の電子・陽電子が生成される。その後、磁場を用いて陽電子だけを取り出す。取り出された陽電子は常伝導の加速管で400 MeVまで加速され、さらに超伝導の加速管で5 GeVに加速される。ビームは30%まで偏極することができ、アップグレード後は60%まで可能となる。

### 1.2.3 減衰リング

減衰リングは周長6.7 kmの2つのリングからなり、電子・陽電子のビームの広がりを抑える役割を果たす。衝突点でビームをいかに小さく絞れるかは、減衰リングでどこまでビームの広がりを押さえるかにかかっている。






図 1.3: ILC の陽電子源

ビームの広がり  $\sigma_{x,y}$  は次のように表わされる。

$$\sigma_{x,y} = \sqrt{\beta_{x,y} \cdot \gamma_e \epsilon_{x,y}} \quad (1.1)$$

$$\epsilon = \Delta x_{\text{phase}} \cdot \Delta p_{\text{phase}} \quad (1.2)$$

$\beta$  は加速器パラメータのベータ関数、 $\gamma_e$  は  $\gamma_e = \sqrt{1 - \beta_e^2}$  ( $c\beta_e$ : ビーム速度、 $c$ : 光速) である。また、 $\epsilon$  はエミッタンスと呼ばれ、位置と運動量の位相空間における、ビームの位置の広がり ( $\Delta x_{\text{phase}}$ ) と運動量の広がり ( $\Delta p_{\text{phase}}$ ) の積で表される。

電子・陽電子源で生成された 5 GeV の電子・陽電子ビームは、減衰リングに入射され周回する。その間に、減衰リングの円弧部分で制動放射により光子を放出し、直線部分で光子によって持ち運ばれたエネルギー分加速する。制動放射によって放出した光子は進行方向に出るためのビームの運動量の大きさは減るものの、方向はかわらない。したがって高周波加速を受けることにより、基準軌道方向成分だけ回復するので、ビームのエミッタンスが小さくなり、ビームの広がりも抑えられる。したがって電子・陽電子ビームが減衰リングを回り、光子を放射する分エミッタンスが小さくなっていく。この制動放射と高周波加速を繰り返すことで、低エミッタンスなビームにすることができる。

### 1.2.4 主線形加速器

減衰リングから取り出されたビームは RTML (Ring to Main Linac) によって、5 GeV から 15 GeV まで加速され、主線形加速器に送られる。全長 23 km (電子加速器+陽電子加速器) の主線形加速器ではビームを 15 GeV から最終エネ

ルギー 250 GeV まで低エミッタンスを保ちながら加速させる。この加速を実現するために要求される平均加速勾配は 31.5 MV/m である。主線形加速器は高周波電力を加速空洞に供給して、発生する加速電場により粒子を加速する。ニオブ製の加速空洞を 2 K の液体ヘリウムで冷却すると加速空洞内面が超電導状態になり、供給された高周波電力は効率よく高い加速電場を実現する。超伝導加速空洞は RF (Ratio Frequency)-ユニットと呼ばれるクライオモジュールで構成されている。RF-ユニットは周期的構造を持つ 3 つの加速空洞で構成され、それぞれの加速空洞は 8 もしくは 9 個のセルを持ち、1 つの RF-ユニットは 26 (9+8+9) 個のセルで構成される。電子加速器では RF-ユニットが 282 個、陽電子加速器では 278 個設置される。電子は陽電子生成において光子を放出しており、陽電子より多くの RF-ユニットが必要となる。




図 1.4: ILC の主線形加速器における RF-ユニット



図 1.5: ILC の主線形加速器における 9 個のセルを持つ加速空洞

### 1.2.5 ビーム構造

ILC のビームは図 7.12 で示すように「バンチ」と呼ばれる電子あるいは陽電子が  $2 \times 10^{10}$  個詰まった塊を単位に構成されている。バンチのサイズは 639

nm $\times$ 5.7 nm $\times$ 300  $\mu$ m と非常に小さい。ビームをこのサイズまで絞ることにより電子・陽電子の密度を高くし、効率よく反応を引き起こすことができる。さらに 2625 個のバンチの集団が「トレイン」と呼ばれる構造を形成しており、トレインが 200 ms 間隔で並んでいる。




図 1.6: ILC のビーム構造

## 1.3 ILC の測定器 (ILD: International Large Detector)

### 1.3.1 測定器案

測定器の役割は衝突点で起こる反応をできる限り正確に捉えることであり、具体的には粒子の反応点、運動量、エネルギーを非常に精密に測定することである。ILC の物理パフォーマンスを実現するためには、測定器は従来のもをはるかに超える性能が要求される。

ILC で起こる事象のほとんどが終状態に複数のジェットを含むものであり、これを高分解能で再構成しなければならない。そのために ILD の測定器は PFA (Particle Flow Algorithm) とフレーバー・タグのパフォーマンスが最大になるよう最適化されている。PFA はジェットの分解能を良くする解析手法であり、フレーバ・タグはジェットの起源を同定するものである。PFA とフレーバ・タグの詳細な説明は 1.4 章と 2.1 章でそれぞれ述べる。

現在、測定器案としてアジア・ヨーロッパ中心の ILD (International Large Detector) と北米中心の SiD (Silicon Detector) の 2 つが存在する。ここではそれぞれの概要を説明する。

#### ILD (International Large Detector)

ILD は汎用測定器であり、アジアを中心とする GLD (Global Large Detector) グループとヨーロッパを中心とする LDC (Large Detector Concept) グループが




図 1.7: 測定器案

2007年に統合されて誕生した。ILCの図を1.7(a)に示す。測定器の構成はPFAのパフォーマンスが最大になるよう最適化されている。中央バレル部分は衝突点に近い位置から順に崩壊点検出器、シリコン検出器、TPC (Time Projection Chamber)、カロリメータ、ソレノイド、ミューオン検出器が設置される。崩壊点検出器とシリコン検出器、TPCの情報を用いて粒子の崩壊点と飛跡を再構成し、カロリメータで高い精度で個々の粒子のエネルギーを測定する。ソレノイドでは3.5 Tの磁場をかける。ビーム軸周り前方方向にはルミノシティやビームパラメータを測定するカロリメータとシリコン検出器が設置される。本研究はILD測定器の開発であるため、その詳細をこの後に述べる [2]。

### SiD(Silicon Detector)

SiDもまたILD同様汎用測定器であり、PFAに最適化されている点は共通である。主な相違点としては、ILDでは飛跡検出器にガス検出器であるTPCを採用しているのに対し、SiDではシリコン飛跡検出器を用いている点である。これにより非常に高精度で飛跡の再構成が可能となる。しかしシリコンをたくさん設置すると測定器内の物質が増大し多重散乱の影響が大きくなってしまいうため、測定点は少なくせざるを得ない。少ない測定点で運動量を精度良く測定するためにはより強い磁場が必要があり、SiDでは5 Tの磁場がかけられる。

実験	$a$ ( $\mu\text{m}$ )	$b$ ( $\mu\text{m}$ )
LEP	25	70
LHC	12	70
ILC	5	10

表 1.1: 各実験の崩壊点分解能のパラメータ

### 1.3.2 崩壊点検出器

崩壊点検出器はピクセル型の半導体検出器で、測定器のうち最も内側に置かれる (図 1.8)。ILC 実験の多くの物理解析では高精度で  $b$  クォークと  $c$  クォークを同定すること (フレーバ・タグ) が求められる。フレーバ・タグには高い崩壊点分解能が要求され、これを達成するために重要な役割を果たすのが崩壊点検出器である。




図 1.8: 崩壊点検出器の外観図 (左 : シングルレイヤー構造、右 : ダブルレイヤー構造)

崩壊点検出器は半導体検出器であり、その検出原理は第 3.2.2 章で詳しく説明するためここでは省略する。崩壊点検出器の性能を表わす崩壊点分解能は次式で表わされる。

$$\sigma = a \oplus \frac{b}{p\beta \sin^{3/2} \theta} \quad [\mu\text{m}] \quad (1.3)$$

ここで第一項は検出器の分解能であり、第二項は多重散乱による影響である。ILC で要求される性能は  $a = 5$ 、 $b = 10$  であり、表 1.1 に示すように他の実験と比較しても非常に高いものである。崩壊点検出器ではある一定期間データを蓄えて、その後一気に読み出すという方法が考えられている。しかしこの時

ビームバックグラウンドによるピクセル占有率が問題となる。ビームバックグラウンドとはビームバンチ同士の衝突により生じる低エネルギーの電子・陽電子のことである。崩壊点検出器は衝突点から 18 mm と非常に近い位置に設置されるため、たくさんのビームバックグラウンドが衝突する。標準的なピクセルサイズ (25 × 25 μm) のセンサーで 1 トレイン分のデータを蓄積すると、全ピクセル数に対するヒットしたピクセル数の割合である「ピクセル占有率」が 10% を越えてしまう。このような条件では観測したいシグナルとバックグラウンド事象を区別することが難しく、粒子の飛跡を再構成することが困難となる。飛跡を正しく再構成するためにはピクセル占有率を 1 % 以下程度に抑える必要がある。現在までに、この要求を満たす技術は存在しておらず、世界各国で技術確立に向けた研究開発が進んでいる。

この問題に対する解決策の方針は以下の 2 つの方針が考えられる。

- (1) トレインが衝突している間にデータを複数回高速で読み出す。
- (2) ピクセルサイズを小さくする。

日本グループ以外は (1) の 1 トレイン分のヒット情報を 20 分割して読み出すことでピクセル占有率を下げる方法を採用している。一方、我々日本グループは (2) の高精細 CCD をセンサーに用いてピクセル占有率を抑える方針を採っている。この高精細 CCD (FPCCD; Fine Pixel CCD) 崩壊点検出器に関しては第 3 章で詳しく説明する [3]。

崩壊点検出器の形状はシングル・レイヤーとダブル・レイヤーの 2 つが提案されている (図 1.8)。いずれもセンサーと読み出し回路からなる「ラダー」を低物質量の「サポートレイヤー」が支持する形になっている。シングルレイヤーではサポート・レイヤー 1 層がラダー 1 層を支えるのに対し、ダブル・レイヤーではサポートレイヤーの裏表にラダーを張り付ける。検出器全体でのレイヤーの数はシングル・レイヤーは 5 層、ダブル・レイヤーは 3 層と設計されている。

### 1.3.3 シリコン飛跡検出システム

ILD では、主飛跡検出器として次に説明する TPC と、それを補佐する検出器として崩壊点検出器とシリコン飛跡検出器がある。これらの検出器からの情報を組み合わせることで高い分解能を達成し、ビーム軸に近い超前方方向の検

出が可能になる。シリコン検出器は半導体検出器であるため検出原理は崩壊点検出器と同様である。シリコンによる飛跡検出は磁場に依存しないため、ガス検出器である TPC との相互修正が可能となり、測定の信頼性の向上と飛跡検出システム全体の調整が期待されている。シリコン飛跡検出システムは図 1.9 で示すように 4 つの検出器から構成されており、それぞれ SIT、SET、FTD、ETD である。以下それぞれを説明する。

SIT (Silicon Internal Tracker) は VTX と TPC との間に位置し、これらの間の検出効率を改善する役割を担う。検出効率が改善されることにより、運動量分解能が向上し小さな横方向運動量を持つ荷電粒子の再構成が改善される。

SET (Silicon External Tracker) は TPC とバレル部分の間に位置し、粒子が ECAL に入射する位置を同定する。SIT と SET の存在により、運動量分解能の向上はもちろん時間情報からどのバンチから来た粒子かを識別するバンチ識別が可能となる。

FTD (Forward Tracking Detector) は飛跡検出範囲の最も内側に位置し、超前方方向 0.15 ラジアンまでをカバーする。全部で 7 つのディスク型のシリコン検出器により構成される。

ETD (End-cap Tracking Detector) は TPC とエンドキャップ部分の間に位置し、ECAL への入射位置の同定、荷電トラックの運動量分解能を改善する。




図 1.9: シリコン飛跡検出器の外観図

### 1.3.4 Time Projection Chamber(TPC)

TPCはILD測定器の主飛跡検出器で、荷電粒子の飛跡を3次元的に再構成するためのガス検出器である。低物質質量であるガスを媒体とし、連続的なヒット情報を提供するパターン認識能力に優れており、高バックグラウンド環境下においても高い飛跡検出能力を持つ。これはシリコン主体の飛跡検出器に対して、大きな利点である。TPC内にはガスが充満しており、ここを荷電粒子が




図 1.10: 主飛跡検出器の外観図

横切ると陽イオンと電子が電離する。この電子がビーム軸に平行にかけられている高電場によりエンドプレート方向にドリフトされ、エンドプレートにあるマイクロパターンガス検出器 (MPGD) によって電子雪崩を起こさせ信号として取り出す。MPGDには主に GEM (Gas Electron Multiplier) と MICRO MEGAS (MICRO MESH GASEOUS detector) があるが、ここでは GEM を例にして MPGD について説明する [4]。GEM は  $50\ \mu\text{m}$  程度のポリイミドの両面を  $5\ \mu\text{m}$  程度の銅箔で覆った基板に多数の細孔が開けたものである。GEM の拡大写真を図 1.11 に示す。孔径は  $70\ \mu\text{m}$  程度が標準的である。両面の銅箔に高電圧を印加すると、ワイヤーチェンバーのような高電場が孔内に形成され、これを利用してガス増幅を行う。従来のワイヤーチェンバーによる読み出しでは ILC のような高磁場環境下ではワイヤー近傍で  $E \times B$  の効果が大きくなり、分解能が悪くなる。一方 MPGD による読み出しでは、増幅機構が平面に広がっており  $E \times B$  の効果が抑制できる。TPC では MPGD の 2 次元パターンとこの時要したドリフト時間から、トラックが 3 次元的に再構成される。ガスを用いた TPC は物質質量が少ないため、TPC の外側にあるカロリメータの測定精度






図 1.11: GEM(Gas Electron Multiplier)

への影響が少ない。また TPC 中でのトラックのエネルギー損失  $dE/dx$  から粒子識別が可能であるため、物理解析に重要な情報を得ることができる。TPC には以下のような運動量分解能が要求される。

$$\sigma(1/p) \leq 9 \times 10^{-5} (\text{GeV}/c)^{-1} \quad (1.4)$$

これは従来の TPC の性能より 1 桁よい数字である。さらに  $dE/dx$  に関しては分解能が 5% 以下が要求される。

### 1.3.5 カロリメータ

カロリメータではシャワー中の粒子のエネルギーが測定される。バレル部分と 2 つのエンドキャップ部分から構成され、シャワーの種類に応じて 2 種類存在する。電磁シャワーを測定する電磁カロリメータ (ECAL) とハドロンシャワーを測定するハドロンカロリメータ (HCAL) である。ECAL の外側を覆うように HCAL が配置される。カロリメータは後述する Particle Flow Algorithm (PFA) のために最適化されている。PFA では粒子を個別に再構成するため、カロリメータには高いエネルギー分解能はもちろん、高性能なパターン認識も要求される。また PFA の性能を十分発揮するためにはカロリメータより内側の物質量を極力減らす必要もある。そのためコイルはカロリメータの外側に置かれる。以下 ECAL と HCAL に関してそれぞれ説明する。




図 1.12: ECAL

### 1.3.5.1 ECAL(Electromagnetic Calorimeter)

ECAL はジェット中の光子と電子のエネルギーを測定する検出器である。図 1.12 に ECAL の全体図と 1 モジュールを示す。ECAL に要求されるセル・サイズ、小型化、粒子分解能の観点から、吸収剤には放射長とモリエール半径の小さいタングステン (放射長 :  $X_0=3.5$  mm、モリエール半径 :  $R_M=19$  mm) が使われる。放射長とは粒子が物質中を進む際にエネルギーが  $1/e$  になる長さである。またモリエール半径とはシャワーの横方向の広がりを表わし、シャワーの全エネルギーの 90% が収まる範囲の半径を表わす。吸収剤にタングステンを用いることにより、20 cm で約  $24X_0$  という小型化が可能となり、吸収剤が鉛の場合と比べて電磁シャワーをよく分離できる。

### 1.3.5.2 HCAL(Hadron Calorimeter)

HCAL はジェット中の中性ハドロンエネルギーを測定するための検出器である。図 1.13 に HCAL の全体図を示す。具体的にはハドロンシャワーのエネルギーの損失とシャワーの形のプロファイリングを行う。特に電氣的に中性なハドロンエネルギー損失は広く変動するので、シャワーの形の高精細な測定が必要であり、縦横方向の断片化と死角が最も小さくなるデザインが要求される。もちろん PFA の性能を十分に発揮するためには高いエネルギー分解能も必要となる。HCAL はコイルの内側に置かれるため、吸収剤は磁性を帯びていないステンレス鋼が考えられている。また検出媒体としてはシンチレータとガスのオプションがある。




図 1.13: HCAL

### 1.3.6 ミューオン検出器

ミューオン検出器は最も外側に位置する検出器であり、ミューオンを識別することが役割となる。またカロリメータに収まりきらなかったシャワーを同定することで、カロリメータのエネルギー分解能を向上させる役割もある。ILD でかかる磁場は3.5 Tであるため、約3 GeV以上の運動量を持つミューオンはミューオン検出器に到達する。ミューオン検出器は鉄とシンチレータのサンドイッチ構造をしている。ミューオン検出器で得られた信号と飛跡検出器で再構成した飛跡情報からミューオンを再構成する。

### 1.3.7 前方検出器

ビーム軸近傍に設置される検出器をまとめて前方検出器と呼ぶ。その全体図を図1.14に示す。これらは測定器全体の検出向上、ルミノシティ測定、ビームサイズの測定という役割を果たす。それぞれの測定は以下の検出器が行う。

- ルミノシティ測定 : LumiCal
- 前方方向をカバーするカロリメータ : BeamCal
- ビームサイズ測定 : ペアモニタ




図 1.14: 前方飛跡検出器

### LumiCal

LumiCal はルミノシティを精密に測定するための電磁カロリメータであり、シリコンとタングステンを挟み込んでいる。ビーム軸から  $32\sim 74$  mrad の範囲をカバーする。ルミノシティ  $\mathcal{L}$  測定には反応断面積の大きいバーバー散乱  $e^+e^- \rightarrow e^+e^-(\gamma)$  が利用され、以下の式から見積もられる。

$$\mathcal{L} = \frac{N_{bhabha}}{\sigma} \quad (1.5)$$

ここで  $N_{bhabha}$  はバーバー散乱のイベント数、 $\sigma$  がその反応断面積である。ILC で目指しているルミノシティの精度は  $10^{-4}$  であり、この数字は現在の  $\sigma$  の計算精度からきている。

### BeamCal

BeamCal は最終収束マグネットの手前かつビームパイプのすぐ外側に位置し、ビーム軸から  $5\sim 40$  mrad の範囲をカバーする。そのためビーム衝突時に光子から生成される大量の低エネルギーの電子・陽電子ペアが BeamCal に衝突する。BeamCal の役割は two-photon バックグラウンドを検出することである。two-photon バックグラウンドは図 1.15(a) で示すようなダイアグラムであり、SUSY 事象等 (図 1.15(b)) のバックグラウンドとなり得る。BeamCal で超前方方向に出た電子・陽電子を検出することで信号事象とバックグラウンド事象を分離する。この際、大量にあるペアバックグラウンド環境下で two-photon バックグラウンドを検出することは容易ではなく、BeamCal は重要になる。また放射線量が年




図 1.15: Two-photon バックグラウンドと SUSY 事象

間 MGy にも及ぶため、高放射線耐性のセンサーが必要であり開発が進められている。

### ペアモニタ

ペアモニタは衝突時のビーム形状を測定するためのシリコンピクセル検出器である。衝突時に発生する大量のペアバックグラウンドのヒット分布を利用してビームサイズ測定を行う。シミュレーションにより見積もられた測定精度は、鉛直方向が 9.9%、水平方向が 3.1% である。さらに BeamCal の情報を組み合わせると測定精度の改善が見込まれる [5]。

## 1.4 Particle Flow Algorithm(PFA)

1.3 章で説明した ILD 測定器はここで紹介する PFA と次章で詳しく説明するフレーバタグのパフォーマンスが最大になるように最適化されている。

PFA はソフトウェア・アルゴリズムであり、その目的はジェット中の粒子を個別に再構成することである。ILC が目指す物理のほとんどが終状態に複数ジェットを含むものであり、多ジェットの不变質量を高い精度で求める必要がある。そのためにはカロリメータのエネルギー分解能を上げることは不可欠となる。必要とされる分解能は  $Z$  のジェットと  $W$  のジェットを識別できること、つまり  $Z \rightarrow qq$  と  $W \rightarrow qq$  を分離することである。このような分解能が必要とされる例として、超対称性理論の検証であるチャージノ ( $\chi^\pm$ ) またはニュートラリーノ ( $\chi_2^0$ ) 対生成事象がある。これらは  $\chi^\pm \rightarrow W\chi_1^0$ 、 $\chi_2^0 \rightarrow Z\chi_1^0$  といった崩壊をする。このとき  $\chi_1^0$  は観測できないため、 $W$  もしくは  $Z$  しか観測されない。したがってこれらの事象を区別するためには  $W$  と  $Z$  のジェットを

区別しなければならず、これを達成するためには  $Z$  ボソン、 $W$  ボソンの崩壊幅程度のエネルギー分解能  $\sigma_{E_{jet}}/E_{jet} < 3.8\%$  ( $E_{CM} \sim 90$  GeV) を要求する。

このような非常に高いジェット分解能はカロリメータの分解能の向上のみで実現することは難しく、新しいアプローチが必要とされた。それが Particle Flow Algorithm (PFA) と呼ばれる解析手法である。

典型的なジェットは60%が荷電粒子、30%が光子、10%が中性ハドロンで構成されている。従来のジェットのエネルギー測定では光子と電子はECALが、その他の荷電粒子や中性ハドロンはHCALが担当していた。しかしECALのエネルギー分解能が  $\sigma_E/E = (15 \sim 20)\% / \sqrt{E}$  であるのに対し、HCALは最大でも  $50\% / \sqrt{E}$  とかなり悪い。ここで注目すべきは、飛跡検出器が持っている荷電粒子の情報である。飛跡検出器はECAL、HCALと比較して圧倒的に精度が良いため、この情報をジェットの再構成にも利用できればその精度も改善されるはずである。このときHCALではジェット中の中性ハドロンのみエネルギーを測定すればよいこととなる。

以上を考慮し、PFAでは次のような手順で事象の再構成を行う。

- (1) 飛跡検出器で荷電粒子を測定
- (2) ECALで光子を測定
- (3) HCALで中性ハドロンを測定

荷電粒子は飛跡検出器で非常に高い精度で運動量を測定でき、この情報を用いてエネルギーを算出する。測定された飛跡はECAL、HCAL内のクラスター(ヒット群)と結び付けられる。飛跡検出器で対応するトラックが見つからない場合、それはECAL内のクラスターは光子として識別する。HCAL内のクラスターは中性ハドロンと識別し、それぞれエネルギーを測定する。図 1.16 に PFA により再構成された事象の例を示す。




図 1.16: 100GeV ジェットの PFA による再構成

## 第2章 ILCで期待される物理 と崩壊点検出器

ILCで説明が期待される物理は多岐に渡る。本章ではその中でも崩壊点検出器と関わりが深いものを紹介する。崩壊点検出器の役割は粒子の崩壊点を精密に測定することである。崩壊点の情報は、「ジェットの起源を同定する手法であるフレーバータグ」を行う上で不可欠となる。崩壊点検出器と関わりが深い物理とは、その事象の解析の精度がフレーバータグの性能に大きく依存する物理を意味する。フレーバータグが特に大切となるのはHiggsの物理である。Higgsの物理測定に用いられる主な事象を挙げると、 $ZH$ (崩壊分岐比の測定)、 $ZHH$ (自己結合定数の測定)、 $t\bar{t}H$ (ヒッグスとトップクォークの湯川結合の測定)がある。本章ではこれらの物理の重要性とフレーバータグとの関係を説明していく。そして最後に崩壊点検出器による崩壊点の電荷の測定とその影響を述べる。

### 2.1 フレーバ・タグ

ILCで起こる事象の多くは終状態に複数のジェットを持ち、その解析にはフレーバ・タグは不可欠となる。フレーバ・タグとは検出器からの情報を用いてジェットの起源となるクォークのフレーバを識別する技術である。フレーバタグ、そして本章の最後に述べるジェットの電荷測定はLCFI(Linear Collider Flavor Identification) Vertexと呼ばれるILCソフトウェアフレームワークの中のひとつで行われる。LCFI VertexはC++ベースに書かれており、ニューラルネット手法が採られている。2007年4月に第一弾が完成した。フレーバタグには $b$ クォークのジェットを他の軽いクォークのジェットから識別する「 $b$ -タグ」と、 $c$ クォークを他のクォークジェットから識別する「 $c$ -タグ」がある。さらに $c$ クォークを $b$ クォークから識別する「 $bc$ -タグ」もある。 $b$ -タグ、 $c$ -タグに加えて $bc$ -タグがある理由としては、軽いヒッグスは主に $b$ クォークに崩壊するためヒッグスを含む事象中での $c$ タグの性能が上がることを見込んでの






図 2.1: フレーバタグの性能：横軸が検出効率、縦軸が検出純度を表わす。赤線- $b$ -タグ、緑線- $c$ -タグ、青線- $bc$ -タグ。実線は崩壊点検出器がダブルレイヤーの場合、点線はシングルレイヤー、さらに細かい点線はダブルレイヤーの場合でビームバックグラウンドを考慮した場合。

ことである。

フレーバ・タグには崩壊点検出器からの崩壊の形や有効質量等の情報が使われる。 $b$ ジェットの場合、 $b$ クォークからのジェットは衝突点から 5 mm ほど  $B$  ハドロンが飛んだ後、 $D$  ハドロンに崩壊し  $D$  ハドロンは 3 mm ほど飛んで崩壊する。したがって  $c$  ジェットは崩壊点の一つであるのに対し、 $b$  ジェットは崩壊点が増える。フレーバタグはこのような崩壊の形を精度良く測定することにより行われる。そのためフレーバタグの性能は崩壊点検出器の精度に大きく依存する [8]。図 2.1 にフレーバタグの性能を評価した結果を示す。

## 2.2 ヒッグス機構

素粒子物理学の標準理論ではヒッグス粒子が素粒子に質量を与え、これをヒッグス機構と呼ぶ。Higgs 粒子を発見し、詳細な性質を調べるのが標準理論の検証には不可欠である。

ヒッグス機構を簡単に説明する [6][7]。まず自発的対称性の破れを説明するために、電荷をもつスピン 0 の複素数場  $\phi(x)$  を考える。このとき  $\phi(x)$  は  $|\phi|^2$  にのみ依存するポテンシャル  $V(|\phi|^2)$  を持つとする。するとラグランジアンは、

$$L = \partial_\mu \phi^* \partial^\mu \phi - V(|\phi|^2) \quad (2.1)$$

$$\phi \equiv \frac{1}{\sqrt{2}}(\phi_1 + i\phi_2) \quad (\phi_{1,2}: \text{実数}) \quad (2.2)$$

と書ける。 $\phi_{1,2}$  で書きなおすと、

$$L = \frac{1}{2}(\partial_\mu \phi_1 \partial^\mu \phi_1 + \partial_\mu \phi_2 \partial^\mu \phi_2) - V\left(\frac{\phi_1^2 + \phi_2^2}{2}\right) \quad (2.3)$$

このラグランジアンは  $\phi' = e^{i\theta}\phi$  の変換に対して不変である。したがって、大域的 U(1) 対称性を持つ。ポテンシャル  $V$  は  $\phi_1 - \phi_2$  平面において回転対称の形をしているので、

$$V = V_0 + \mu^2(\phi_1^2 + \phi_2^2) + \lambda(\phi_1^2 + \phi_2^2)^2, \quad \mu^2 \propto (T - T_c), \quad \lambda > 0 \quad (2.4)$$

と定義する。ここで  $T_c$  は相転移の起こる臨界温度である。 $\lambda$  が正である理由は、系の安定性 ( $|\phi| \rightarrow \infty$  で  $V \rightarrow -\infty$ ) を要求するからである。高温 ( $T > T_c$ ) では、 $\mu^2 > 0$  となり  $V$  は最小値を  $\phi = 0$  に持つ (図 2.2(a))。しかし、低温 ( $T < T_c$ ) になり相転移を起こすと、 $V$  は  $\phi = 0$  以外に最小値を持つようになり、ワインボトルの底のような形になる (図 2.2(b))。簡単のため  $V_0 = \mu^4/4\lambda$  と置いて以下のように書き直した。

$$V = \lambda(\phi_1^2 + \phi_2^2 - v^2)^2 \quad (v^2 = -\frac{\mu^2}{2\lambda}, \mu^2 < 0) \quad (2.5)$$

最小値は円を描き、




図 2.2: ポテンシャル  $V$

$$\phi_1^2 + \phi_2^2 = v^2 \quad (v > 0: \text{実数}) \quad (2.6)$$

と書ける。この時エネルギーは、

$$H \equiv \int d^3x \left( \sum_i \left( \frac{\partial L}{\partial \dot{\phi}_i} \right) \dot{\phi}_i - L \right) = \int d^3x \left( \frac{1}{2} \sum_i [\dot{\phi}_i^2 + (\vec{\nabla} \phi_i)^2 + V] \right) \quad (2.7)$$

となる。真空はエネルギーが最も小さい解と定義されるので、 $\phi_i(x)$  が空間にも時間にも依存せず  $V$  が最小になるところが真空であるといえる。つまり真空は  $V$  が最小となる円上の一点を指す。  $V$  は大域的  $U(1)$  対称性を持つので円上の点を任意に選び、真空を以下で定義する。

$$\begin{cases} \phi_{VAC1}(x) = v \\ \phi_{VAC2}(x) = 0 \end{cases} \quad (2.8)$$

エネルギーが  $V|_{\phi=0}$  より十分小さくなると、場  $\phi$  は真空に留まり、その周りで小さく振動し始める。この時世界の中心は真空になり、大域的  $U(1)$  対称性は破れる。これを自発的対称性の破れと呼び、 $\phi_{VAC} = \frac{1}{\sqrt{2}}v$  を真空期待値と呼ぶ。真空の周りでの振動は以下の式で書ける。

$$\begin{cases} \phi_1(x) = v + \chi(x) \\ \phi_2(x) = \eta(x) \end{cases} \quad (2.9)$$

ただし、 $\chi$  と  $\eta$  は実数で十分小さい。この時、ラグランジアンは

$$L = \frac{1}{2} (\partial_\mu \chi \partial^\mu \chi + \partial_\mu \eta \partial^\mu \eta) - \lambda [(v + \chi)^2 + \eta^2 - v^2]^2 \quad (2.10)$$

$$= \frac{1}{2} (\partial_\mu \chi \partial^\mu \chi + \partial_\mu \eta \partial^\mu \eta) - \lambda (2v\chi + \chi^2 + \eta^2)^2 \quad (2.11)$$

$$= \frac{1}{2} (\partial_\mu \chi \partial^\mu \chi + \partial_\mu \eta \partial^\mu \eta) - 4v^2 \lambda \chi^2 + 4v \lambda \chi^3 + \lambda \chi^4 + 4v \lambda \chi \eta^2 \quad (2.12)$$

$$+ 2\lambda \chi^2 \eta^2 + \lambda \eta^4 \quad (2.13)$$

$$= \left( \frac{1}{2} \partial_\mu \chi \partial^\mu \chi - \frac{4\mu^2}{2} \chi^2 \right) + \frac{1}{2} \partial_\mu \eta \partial^\mu \eta + (\text{相互作用}) \quad (2.14)$$

となる。この時、場  $\chi$  はスピン 0 で質量  $\sqrt{-4\mu^2}$  の粒子を表し、場  $\eta$  は質量 0 の粒子を表す。自発的対称性の破れにより出てきた質量 0 の粒子は南部ゴールドストーンボソンと呼ばれる。

次に、式 (2.1) にスピン 1 を持つ実数場  $A_\mu$  を導入してみる。ラグランジアン

は以下のようになる。

$$L = (D_\mu \phi)^*(D^\mu \phi) - V(|\phi|^2) - \frac{1}{4}F_{\mu\nu}F^{\mu\nu} \quad (2.15)$$

$$D_\mu \equiv \partial_\mu + ieA_\mu, \quad F_{\mu\nu} \equiv \partial_\nu A_\mu - \partial_\mu A_\nu \quad (2.16)$$

これは以下のゲージ変換に対して不変なので、局所的 U(1) 対称性を持つ。

$$\phi' = e^{-ie\Lambda(x)}\phi, \quad A'_\mu(x) = A_\mu(x) + \partial_\mu\Lambda(x) \quad (2.17)$$

ここで  $\Lambda(x)$  は  $x$  の任意の関数を表す。これは、もし  $\phi(x)$  と  $A_\mu(x)$  が運動方程式を満たすならば、変換後の  $\phi'(x)$  と  $A'_\mu(x)$  も運動方程式を満たすことを意味する。簡単のために  $\phi(x)$  を以下の式で定義する。

$$\phi(x) \equiv \frac{1}{\sqrt{2}}(\phi_1 + i\phi_2) \equiv \rho(x)e^{i\theta(x)} \quad (\rho(x) > 0, \theta(x): \text{実数}) \quad (2.18)$$

ゲージ変換で  $\Lambda(x)$  は任意に選ぶことができるので、変換後の  $\phi'(x)$  が全ての  $x$  に対して実数になるように選ぶことができる。つまり

$$\phi'(x) = e^{-i\theta(x)}\phi(x) \quad (2.19)$$

となるように選ぶことも可能なはずである。すると、 $\phi'(x)$  は実数場となり、実際の粒子を表す。このように変換で全ての場が実数になるように選ばれるゲージのことをユニタリーゲージと呼び、残った場が実際の粒子に対応するという利点がある。ユニタリーゲージを選ぶと、 $\phi(x)$  は実数にならないといけないので、 $\phi_2 = 0$  となる。ポテンシャルを式 (2.5) と仮定すると、

$$V = \lambda(\phi_1^2 - v^2)^2 \quad (2.20)$$

となり、 $\phi_1 = v$  が真空を指す。先と同様に真空の周りで展開すると、

$$\phi_1 = v + \chi(x) \quad (v, \chi: \text{実数}) \quad (2.21)$$

これを式 (2.15) に代入すると、

$$L = \frac{1}{2}(\partial_\mu\chi\partial^\mu\chi + 4\mu^2\chi^2) - \frac{1}{4}F_{\mu\nu}F^{\mu\nu} + \frac{e^2v^2}{2}A_\mu A^\mu \quad (2.22)$$

$$+ \frac{e^2}{2}A_\mu A^\mu(2v\chi + \chi^2) + (\chi^3 \text{以上の項}) \quad (2.23)$$

第1項は質量  $\sqrt{-4\mu^2}$  のスカラー粒子を表し、第2項と第3項は質量  $ev$  を持つベクター粒子を表す。第4項はスカラー粒子とベクター粒子の相互作用を、第5項はスカラー粒子の自己結合を表す。したがって、ベクター粒子が質量を持ったことを意味する。このように、局所  $U(1)$  対称性を破ることで、自由度の一つ(大局的  $U(1)$  対称性を考えた時の南部ゴールドストーンボソンに当たる自由度)がベクター粒子のヘリシティとして吸収され(ヘリシティ:  $\pm 1 \rightarrow 0, \pm 1$ ) 質量を得る仕組みをヒッグス機構と言ひ、局所  $U(1)$  対称性を破るために導入された場をヒッグス場と呼ぶ。

標準理論ではヒッグス場はスピン 0 で電荷を持つ 2 重項として導入される。

$$\phi \equiv \begin{pmatrix} \phi_+ \\ \phi_0 \end{pmatrix} \equiv \begin{pmatrix} \frac{1}{\sqrt{2}}(\phi_{+1} + i\phi_{+2}) \\ \frac{1}{\sqrt{2}}(\phi_{01} + i\phi_{02}) \end{pmatrix} \quad (\phi_{+i}, \phi_{0i} (i = 1, 2) : \text{実数}) \quad (2.24)$$

エネルギーが下がり真空周りで振動すると ( $\phi_+ \rightarrow 0, \phi_0 \rightarrow \frac{1}{\sqrt{2}}(v + \chi)$ )、 $SU(2) \times U(1)$  の電弱対称性を自発的に破り、ベクターボソン ( $W, Z$ ) に質量を与える。対称性を破ったときのラグランジアン (式 (A.1)) の中には、

$$-m_\ell \bar{\ell} \ell - m_\nu \bar{\nu} \nu - \frac{m_\ell}{v} \chi (\bar{\ell} \ell) - \frac{m_\nu}{v} \chi (\bar{\nu} \nu) \quad (2.25)$$

という項が出てくる。第1、2項はフェルミオンの質量 ( $m_\ell, m_\nu$ ) を表し、第3、4項はヒッグスとフェルミオンの3点結合を表す。注目すべきはヒッグスとの結合がフェルミオンの質量に比例している点である。3点結合は見方を変えるとヒッグスのフェルミオンへの崩壊と見ることもできるので、ヒッグスの崩壊分岐比が崩壊した粒子の質量に比例していることを確かめることはヒッグス機構の検証に繋がる。これがヒッグス粒子の崩壊分岐比を測定する動機であり、標準理論の信憑性の確立に残された最大の検証である。また、式 (A.1) には、

$$+\frac{2v\chi + \chi^2}{4} \left( \left( \frac{2m_W}{v} \right)^2 W_{+\mu}^* W_{+\mu} + \frac{1}{2} \left( \frac{2m_Z}{v} \right)^2 Z_\mu Z^\mu \right) - \frac{m_H^2}{2v} \chi^3 - \frac{m_H^2}{8v^2} \chi^4 \quad (2.26)$$

という項が存在する。第1項はヒッグスとベクターボソン ( $W, Z$ ) との3点結合、4点結合を表し、第2項はヒッグスの自己結合を表す。フェルミオンやベクターボソンとの結合、自己結合の強さを質量を横軸にとってプロットすると図??になる。この図の意味することは、全ての粒子とヒッグスとの結合は同じ真空期待値の逆数と質量に比例しているということである。したがって、ヒッグスとフェルミオンの結合だけでなく、これらについても調べることはヒッグ

機構の検証の重要な手掛かりとなる [7]。




図 2.3: ヒッグス粒子との結合の強さ

## 2.3 ヒッグスの物理とフレーバ・タグ

LHC または ILC において”ヒッグス粒子らしき粒子”が発見された後、その粒子が本当にヒッグス粒子であるかを調べなければいけない。つまりヒッグス機構の検証が必要である。以下に ILC で行うヒッグス機構の検証項目を示す。

- (1) 崩壊分岐比の測定
- (2) 自己結合定数の測定
- (3) トップクォークとの湯川結合の測定

これらの測定の詳細について説明していく。

### (1) ヒッグスの崩壊分岐比の測定

ヒッグスの崩壊分岐比の測定はヒッグス機構の検証において非常に重要である。崩壊分岐比を測定することにより、崩壊分岐比と質量の関係を調べることが可能となる。したがって図 ?? に示した関係が満たされているかを検証することに相当する。ヒッグスが軽い場合に大きな崩壊分岐比を持つのが  $H \rightarrow b\bar{b}$ 、 $H \rightarrow c\bar{c}$  であり、ヒッグスからの  $b$  クォークと  $c$  クォークをどれだけ精度良く識別できるかが鍵となる。図 ?? 中のエラーバーは ILC で期待されるそれぞれの

結合定数のエラーを表わしている。現在のところ、 $H \rightarrow b\bar{b}$ 、 $H \rightarrow c\bar{c}$  の崩壊分岐比の比 ( $\text{BR}(H \rightarrow b\bar{b})/\text{BR}(H \rightarrow c\bar{c})$ ) の精度は、8%程度と見積もられている [7]。この測定はフレーバタグの性能に大きく依存しており、性能の良いフレーバタグが不可欠である。

## (2) ヒッグスの自己結合定数の測定

$HHH$  の自己結合定数の測定はヒッグスポテンシャルの構造を解明し、自発的対称性の破れ等を理解するためには不可欠である。この測定は LHC では難しいとされているため、ILC に大きな期待がかかっている。

自己結合定数の測定には2つの方法がある。1つ目が  $ZHH$  事象における直接測定である。これは式 2.26 中の自己結合定数、

$$\lambda_{HHH} = \frac{m_H^2}{2v} \quad (2.27)$$

を  $e^+e^- \rightarrow HHZ$  (図 2.5) 事象に含まれるヒッグスの3点結合を直接測ることで決定する方法である。2つ目はヒッグスの質量測定から間接的に測定する方法である。自己結合定数の式 2.27 には Higgs 質量  $m_H$  が含まれており、これを測定し自己結合定数を逆算する。これはヒッグス機構を仮定した場合の自己結合定数になる。これら2つの測定で得られた自己結合定数  $\lambda_{HHH}$  が一致するかを検証することにより、ヒッグス機構が正しいかを検証する。

軽いヒッグスの場合、 $ZHH$  事象では  $e^+e^- \rightarrow HHZ \rightarrow b\bar{b}b\bar{b} + l\bar{l}$  または  $q\bar{q}$  崩壊がメインとなり、終状態は4つの  $b$  ジェット+レプトンもしくは6つの  $b$  ジェットとなる。似たような終状態を持つ主なバックグラウンドは  $e^+e^- \rightarrow t\bar{t}$  事象である。 $t$  クォークはほとんど  $b$  クォークと  $W$  ボソンに崩壊するため、 $W$  ボソンがレプトンに崩壊したときは2つの  $b$  ジェット+レプトン、クォークジェットに崩壊したときは終状態は6つの  $b$  ジェットとなる。 $HHZ$  が反応断面積 0.15 fb (重心エネルギー 500 GeV) であるのに対し、 $t\bar{t}$  はその1000倍以上であるため、精度良く  $b$  クォークジェットを同定しなければいけない。

## (3) ヒッグスとトップクォークの湯川結合の測定

ILC では  $e^+e^- \rightarrow t\bar{t}H$  過程で、トップクォークとヒッグスの湯川結合を測定することにより、ヒッグス機構の更なる検証が可能である。この事象でも  $t$  クォークはほとんど  $b$  クォークと  $W$  ボソンに崩壊するため、終状態はヒッグスからも含め複数の  $b$  ジェットが存在する。主なバックグラウンドとなるのは




図 2.4: ヒッグス粒子の生成過程  $e^+e^- \rightarrow HZ$




図 2.5: ヒッグス粒子の自己結合の測定  $e^+e^- \rightarrow HHZ$

$e^+e^- \rightarrow t\bar{t}Z$  であり、 $t\bar{t}H$  の反応断面積より 3 桁も大きい。しかし精度のよい  $b$ -タグが実現できればバックグラウンドは十分排除でき、結合定数  $g_{ttH}$  の精度は 10% 程度と見積もられている。

加えてトップクォーク対生成の閾値付近 (350 GeV) で、 $e^+e^- \rightarrow t\bar{t}$  過程を解析することにより、トップクォークの質量と崩壊幅を高い精度で測定することができる。現在トップクォークの質量の測定精度はフェルミ国立研究所のテバトロンで 1.7 GeV (2009/3) であるが、ILC ではこれをはるかに超える 0.1~0.2 MeV の精度での測定が期待されている。この過程の終状態は  $t \rightarrow bW$  からの複数のジェットが存在する。したがってフレーバタグの性能が重要となってくる。

## 2.4 ジェットの電荷測定

最後に崩壊点検出器のもう 1 つの役割として、ジェットの電荷測定を説明する。ジェットの電荷測定とはジェットの起源となっている最も重いクォークの電荷の正負を再構成することである。まず崩壊点を決定し、そこから出ている全ての粒子の電荷を足し合わせることで達成されるため、崩壊点測定が必須となる。ジェットの電荷の情報は、例えば、 $e^+e^- \rightarrow b\bar{b}$  や  $c\bar{c}$  過程でクォーク反クォークの間の右巻き左巻き非対称性や前後非対称性を調べるのに必要とな



り、これらの量は標準理論を超えた新しい物理を探索するのに役に立つ。また多ジェット環境下で誤ったジェットの再構成をしてしまった結果生じるバックグラウンド (combinatorial background) を排除するためにも役立つ。

現在までに見積もられた崩壊点の電荷測定の精度を表 2.1 に示す [8]。B ハドロンはジェットの中で約 40 % の割合で電荷を持っている。重心エネルギー 91.2 GeV では *b* ジェットに関して、正しく電荷の識別がされたものは 32.8%、500 GeV では 27.0 % であった。電荷を持っている粒子は 40 % であるため、成功率はそれぞれ 82 %、68 % 程度である。しかし電荷の有無の評価のみで見れば、かなり良い精度で識別できる。電荷測定の更なる性能向上を実現するためには、崩壊点検出性能やフレーバタグの性能向上が必要となってくる。

ジェットの種類	成功	電荷 0	失敗	トラックなし
91.2 GeV				
b jet	32.8	33.1	12.2	21.9
c jet	14.6	27.4	3.2	54.8
500 GeV				
b jet	27.0	23.9	13.5	35.6
c jet	13.0	24.5	4.2	58.4

表 2.1: 重心エネルギー 91.2 GeV と 500 GeV で行われた電荷の測定精度の性能を%表示で示す。“成功 (失敗)”は正しく (誤って) 電荷を再構成した割合で、“電荷 0”は電荷を 0 と再構成した割合、“トラックなし”は電荷測定におけるトラックの選択の際に条件をクリアするトラックがなかった割合を意味している。

# 第3章 高精細 CCD(FPCCD) 崩壊 点検出器


3章でも触れたように、ILCの崩壊点検出器にはピクセル占有率の問題があり、これを解決するための技術確立が世界中で進んでいる。我々はこの問題の解決のために、ピクセルサイズが $5\ \mu\text{m}\times 5\ \mu\text{m}$ の高精細 CCD(Fine Pixel CCD; FPCCD)をセンサーに用いた崩壊点検出器の開発を進めている。本章ではまずFPCCD崩壊点検出器の説明をした後、センサーであるFPCCDについて述べ、その後データ読み出しシステムの説明をする。

## 3.1 FPCCD 崩壊点検出器

### 3.1.1 FPCCD 崩壊点検出器の構成


FPCCD崩壊点検出器はピクセルサイズ $5\ \mu\text{m}\times 5\ \mu\text{m}$ で有感層の厚さは $15\ \mu\text{m}$ の高精細な CCD をセンサーに用いた検出器である。標準的なピクセルサイズのセンサーと比較して約20倍ピクセル数が大きいため、1トレイン分のヒットを蓄積してもピクセル占有率は1%以下に抑えることができる。またFPCCDは有感領域は全空乏化されており、電荷の拡散を抑えることが可能である。

図3.1(a)にFPCCD崩壊点検出器の全体図を示す。低物質量の2mm程の厚さを持つ支持構造の裏表にセンサーを取り付けられ、それが3層設置される。図3.1(a)の右図は断面図を表わしており、各層の設置位置の詳細な数字がz軸、y軸に表記されている。ビームパイプの半径は16mmでFPCCD崩壊点検出器の第一層は18mmの位置に置かれる。また図3.1(b)にセンサーと読み出し回路を含むモジュールを示す。センサーサイズは縦が約20mm、横が100mmである。FPCCDセンサーの1チャンネル(信号読み出し口)当たりには縦128ピクセル、横20000ピクセルが並んでおり、1センサー当たり32チャンネルを持つ。これらのチャンネルからの信号は読み出し回路に送られる。サイズとレ



(a) FPCCD 崩壊点検出器全体図

FPCCD センサー



センサーサイズ

横:  $5\mu\text{m} \times 20000 = 100\text{ mm}$ 縦:  $5\mu\text{m} \times 128 = 20.48\text{ mm}$ 

(b) 1 モジュール (FPCCD センサー+読み出し回路) 概略図

図 3.1: FPCCD 崩壊点検出器

イアウトの詳細な数字を表 3.1 にまとめる。FPCCD 崩壊点検出器全体の読み出しチャンネルは 6080 で、合計のピクセル数は約  $10^{10}$  にも及ぶ [9][10][11]。

### 3.1.2 FPCCD 崩壊点検出器の特徴

FPCCD 崩壊点検出器の主な特徴は以下の 4 つが挙げられる。

- (1) 空間分解能が  $1.4\ \mu\text{m}$  と非常によい
- (2) 全空乏化により粒子のトラックの分離能力が高い
- (3) トレイン間でデータを読み出すのでビーム由来の高周波ノイズの影響を受けない
- (4) ヒット分布の形からペア・バックグラウンドを除去できる

これらの内、特に (1) と (2)、そして (4) はピクセルを小さくしたことによる恩恵といえる。

表 3.1: FPCCD 崩壊点検出器のレイアウト詳細

	センサーサイズ (mm <sup>2</sup> )	センサー当たりの ch 数	センサー数	総 ch 数
L1a	10.24×65	16	15( $\phi$ )×2(Z)	480
L1b	10.24×65	16	15( $\phi$ )×2(Z)	480
L2a	20.48×100	32	16( $\phi$ )×2(Z)	1024
L2b	20.48×100	32	16( $\phi$ )×2(Z)	1024
L3a	20.48×100	32	24( $\phi$ )×2(Z)	1536
L3b	20.48×100	32	24( $\phi$ )×2(Z)	1536
合計			220	6080

(1) で示す空間分解能とは位置測定のずれの標準偏差である。あるピクセルの中心の位置を  $x_0$ 、ピクセルの一辺を  $d$  とすると、 $x_0 - d/2$  から  $x_0 + d/2$  の領域にヒットした粒子の位置は  $x_0$  となるため、位置測定のずれの標準偏差は以下ようになる。

$$\sigma^2 = \int_{x_0-d/2}^{x_0+d/2} \frac{(x-x_0)^2}{d} = \frac{d^2}{12} \quad (3.1)$$

$$\sigma = \frac{d}{\sqrt{12}} \quad (3.2)$$

FPCCD では  $d = 5\mu\text{m}$  であるので  $\sigma = 1.4\mu\text{m}$  となる。なおピクセルを小さくした分ピクセル数が膨大となったため、1つのセンサーに32のチャンネルを設けて並列に素早く読み出す。1チャンネルあたりのピクセル数は表3.1に示したように20000×128である。このとき水平転送 CCD をピクセルと同じ大きさにし、イメージエリア内に埋め込み感度を持たせる必要がある。(3)はトレイン間の約200msでデータを読み出すことによる長所である。FPCCD以外の技術では、トレインの衝突時にデータを読み出し、トレイン間の200msでは電源を切り消費電力を抑えるという方針が採られる。これはパワーサイクリングと呼ばれる。パワーサイクリングにより、平均的な消費電力は抑えられるが、5Hzで大電流がパルス的に流れるためローレンツ力によって引き起こされる振動が問題になる可能性がある。FPCCDでは主な消費電力源となるクロックドライバー回路をクライオスタットの外に置くため、パワーサイクリングを行わずに要求性能を満足でき、この振動の問題を考えなくて良い。

ペアバックグラウンドの除去はFPCCD崩壊点検出器では重要な技術であるため詳しく述べる。崩壊点検出器にはたくさんのペアバックグラウンド事象が衝突

する。FPCCD 崩壊点検出器ではヒット分布の形を用いてペアバックグランド事象の除去が可能である。ペアバックグランドの粒子の典型的な横方向運動量は数 MeV/c 程度と小さい。これらの粒子は 3.5 T の磁場により数 cm の半径を持って螺旋運動をする。したがって  $r$ - $\phi$  平面において CCD に浅い角度で入射し、たくさんのピクセルにヒットする。結果的にペア・バックグランドの粒子は  $\phi$  方向に幅広く、 $Z$  方向に狭いヒット分布を形成する。一方、電子陽電子衝突から生じた大きな横方向運動量を持つ粒子は  $\phi$  方向に狭く、 $Z$  方向の距離に比例して幅の広がるヒット分布を作る (図 3.2)。このような崩壊点検出器におけるヒット分布の違いを用いることで大量のペア・バックグランド事象を除去できる。




図 3.2:  $Z$  方向と  $\phi$  方向のヒット分布 (横運動量大きい信号 (左)、ペアバックグランド (右))

### 3.1.3 FPCCD 崩壊点検出器への要求性能

FPCCD 崩壊点検出器を実際に ILC で使うには厳しい要求性能をクリアしなければならない。ビーム構造、設置される環境、また目指す物理から課せられる FPCCD 崩壊点検出器に対する主な要求性能を以下に列挙する。

- (I) データ読み出し速度  $> 10$  MHz

(II) ノイズレベル < 50 電子

(III) 消費電力 < 100 W

### (I) データ読み出し速度

データの読み出し速度の要求はビーム構造からくる。ピクセルに蓄積したデータはトレイン間の 200 ms の間に全て読み出されなければならない。FPCCD ではピクセル占有率を抑えるためにピクセルサイズを小さくし、ピクセル数が膨大になったため、データ読み出し速度に厳しい制限が付く。1 チャンネルあたりのピクセル数は  $20000 \times 128$  あるため、10 MHz ( $\sim 20000 \times 128 \text{ pix} \div 200 \text{ ms}$ ) の読み出し速度が必要となる。

### (II) ノイズレベル

半導体検出器 (シリコン) では、入射してきた粒子が  $1 \mu\text{m}$  当たりに落とすエネルギーは 388 eV である。したがってセンサー内を粒子が通過する際、飛距離  $1 \mu\text{m}$  あたり発生する電子数は 110 である<sup>1</sup>。FPCCD はピクセルサイズを小さくした分、ピクセルあたりの信号の電荷量が小さくなり、ノイズとの区別が難しくなる。ピクセル表面に対して垂直に入射する粒子の場合、有感領域  $15 \mu\text{m}$  を進むので得られる信号は 1650 電子 ( $110 \text{ 電子} \times 15 \mu\text{m}$ ) となる。一方、ピクセル表面に対してほぼ平行に入射する粒子の場合、通過する有感領域は  $5 \mu\text{m}$  程度となり、この時得られる信号は 550 電子 ( $110 \text{ 電子} \times 5 \mu\text{m}$ ) とかなり小さい。これより信号とノイズを識別するためには検出器のノイズレベルを低く抑える必要があり、50 電子以下 (信号レベルの約 1/10) を要求する。




図 3.3: 1 ピクセルあたりの信号の大きさ

<sup>1</sup> $dE/dx=1.66 \text{ MeV}/(\text{g}/\text{cm}^2)$ 、密度: $2.33 \text{ g}/\text{cm}^2$ 、電子・正孔対生成エネルギーを 3.6 eV を用いて計算

**(Ⅲ) 消費電力**

検出器は-50℃に冷却されたクライオスタット内に設置されるため、発熱量に制限が付く。検出器全体(センサーと回路)で100 W以下を要求する。

## 3.2 FPCCD(センサー)

### 3.2.1 CCD (Charge Coupled Device) イメージセンサ

CCD (Charge Coupled Device) は電荷転送デバイスの1つであり、電位の井戸(ポテンシャルウェル)を利用して半導体中の電荷を転送するデバイスである。CCDのポテンシャルウェルは複数のMOS(Metal Oxide Semiconductor)構造の電極の一つに他と異なる電圧を加えることにより、その電極下を部分的に異なるポテンシャルにすることで実現される。このポテンシャルウェルに閉じ込められた信号電荷は半導体中を出力部に向かって順次転送される。CCDは本来半導体中で電荷を転送するデバイスであるが、現在ではイメージセンサとして頻繁に使用されるためその代名詞となっている。

CCDイメージセンサは受光部であるpn接合ダイオードとそれを転送するためのCCD電極を1画素として、画素数の分だけ配置されている。画像を構成する受光素子の電荷は各列同時に垂直転送CCDへ移された後、バケツリレー方式で水平転送CCDを介して順番に最終出力回路まで移動し、電荷が電圧に変換される。CCDは最終的に1つのアンプで電気信号化するため、素子ごとのアンプ増幅特性のばらつきの影響がなく、雑音の少ない均一な画像を得ることができる。読み出し雑音レベルは数 $e^-$  ~ 十数 $e^-_{rms}$ と小さく、弱い光でも十分なS/Nが得られる。またアンプの帯域により10 MHzを越える読み出し速度が可能となる[13]。

我々はCCDイメージセンサを用いて、ILCの電子陽電子の衝突により生じた粒子の情報を得る。

### 3.2.2 CCD 検出器の動作原理

CCDイメージセンサーの動作は次の3つの基本動作により成り立っている。

- (1) 粒子の検出
- (2) 電荷の転送

(3) 電荷の検出 (信号電荷を電気信号に変換)

(1) に関しては pn 接合ダイオードで行われ、(2) は垂直転送 CCD と水平転送 CCD、(3) はアンプで行われる。

### (1) 粒子の検出

CCD 検出器は半導体検出器である。したがってまず半導体の説明をし、次に半導体検出器の検出原理について述べる。

結晶の物質中における電子のエネルギー準位は束縛状態にある価電子帯と自由に動き回ることのできる伝導帯の 2 相構造を持ち、2 つの準位間には電子の存在することのできない禁制帯と呼ばれるエネルギーギャップが存在する。ただし金属の場合、価電子帯と伝道帯が連続しており、電子は結晶中を自由に動き回ることができる。

絶縁体や半導体の結晶中では励起がない場合、電子はエネルギー準位の低い価電子帯を満たしており、エネルギー準位の高い伝導帯には存在しない。しかし価電子帯の電子を飛び越えて伝導帯に励起される結果、結晶中を自由に動き回ることができるようになり、電流が生じる。電子が伝導帯に励起されると、価電子帯で電子がそれまで存在していた場所はホールと呼ばれる空席となり、その場所へ電子が移動することであたかも正電荷のような振る舞いをする。絶縁体ではこのエネルギーギャップが大きいいためバンド間の遷移は起こりにくいが、半導体の場合ギャップが数 eV 程度と小さいため、わずかな入射エネルギーによって電子は励起されうる。FPCCD 崩壊点検出器に用いられるのはシリコンであり、ギャップは 1.1 eV である。

半導体の中で不純物をほとんど含まないものは真性半導体と呼ばれる。それに対して、真性半導体にアクセプタと呼ばれるホウ素、アルミニウム、ガリウムなどの価電子が一つ少ない元素を添加したものは p 型半導体、ドナーと呼ばれるリン、ヒ素などの価電子が一つ多い元素を添加したものは n 型半導体と呼ばれる。これらの半導体中では添加された不純物が禁制帯の中に新たなエネルギー準位を生み出し p 型ではホールが、n 型では電子が余分なキャリアとなる。この 2 種類の半導体を接合すると (pn 接合)、p 型のホールが n 型へ、n 型の電子が p 型へ拡散し接合の境界近くで再結合し消滅する。これによってキャリアがない「空乏層」と呼ばれる領域が接合境界形成される。このとき、n 型側では電子が減少しホールが増加するため正に帯電し、その逆に p 型側では負に帯電する。そのため、電子の拡散は電子の移動によって生じる内部電場と拡散力



がっつりあうところで平衡状態に達する。




図 3.4: pn 接合と空乏層

空乏層に光や放射線が入射すると束縛電子と光電効果やコンプトン散乱、電子陽電子対生成をおこし、そのエネルギーを束縛電子に渡す。エネルギーを得た電子は物質中を動けるようになり、飛跡に沿った電子ホール対が生じ、内部電場によってそれぞれの方向に移動する。生成された電子ホール対の数は入射してきた粒子から受け取ったエネルギーに比例するため、信号として取り出した電荷量そのまま入射粒子のエネルギー損失に対応する。しかし pn 接合しただけでは空乏層は薄く、電場勾配も小さいのでキャリアの回収率が悪い。そこで半導体検出器では pn 接合に対して、逆バイアス電圧を印加することにより空乏層を広げ、同時に半導体内部に高い電場を発生させるという方法をとる(図 3.4)。この操作により、半導体内部の広い領域で生成される電子ホール対を回収できるようになり、時間応答性も大幅に改善される。

pn 接合ダイオードで変換された信号電荷はそれ自身の容量に蓄積される。蓄積された電荷は転送ゲートを開くことで CCD シフトレジスタに転送される。このシフトレジスタへの転送は全てのピクセルで同時に行われる。

## (2) 電荷の転送

電荷の転送の原理は電荷が蓄積されているポテンシャルウェルを移動するこ

とである。我々の開発している FPCCD は、CCD の転送電極において 1 ピクセルを 2 本の電極で構成した 2 相 CCD(図 3.5) である。2 相 CCD では、信号電荷を転送するためのクロックとして 2 つの異なる電圧レベルを持ったパルス(図 3.5 では P1、P2) を印加することで電荷の転送が行われる。ある時刻  $t_1$  で P1 電極をハイレベル、P2 をローレベルにすることで信号電荷は P1 電極の蓄積電極下に蓄積される。2 相 CCD ではクロックパルスのオーバーラップが重要になり、P1 と P2 がハイレベルとローレベルの中間よりも高いレベルでクロスすること(時刻  $t_2$ ) が必要になる。ハイレベルの状態を切り替えていくことで、信号電荷を転送することができる [12]。

### (3) 電荷の検出

CCD のシフトレジスタにより転送された信号電荷は、最終的に出力部において信号電荷に対応した電圧に変換されて出力される。FPCCD では、電荷の検出方式として最も広く使用されている方法である FDA(Floating Diffusion Amplifier) を用いている(図 3.6)。この方式では電荷を検出するノードと、それに接続された 1 組のリセット用 MOSFET(MOS1) と電荷電圧変換用 MOSFET(MOS2) により構成されている。検出ノードまで転送されてきた電荷は電荷電圧変換用 MOSFET で  $Q = CV$  の関係により電圧に変換される。MOS2 はソース・フォロアが用いられており、これは広帯域かつ広い動作電圧範囲で良好な入出力の直線性を保つからである。RG はリセット信号で、次の信号を読むために検出ノードはリセット用 MOSFET(MOS1) によりリファレンスレベル(RD の電圧) にリセットされる。また信号電荷の出力されるタイミングは、シフトレジスタの最終クロックゲートであるサミングゲート SG がハイレベルからローレベルになるときと同期している。

### 3.2.3 ノイズ

ピクセルサイズの小さい FPCCD の信号は非常に小さい。したがってノイズをどのくらいまで抑えるかは最も重要な課題のひとつである。CCD が持っているノイズには固定パターンノイズ、ショットノイズ、ダークショットノイズ、読み出しノイズがある [14]。

固定パターンノイズ




図 3.5: 2相 CCD の動作原理図




図 3.6: CCD の電荷検出機構 (FDA)

CCDの各画素の感度差に起因する画素間のばらつきから生じるノイズである。感度差のばらつきが発生する原因は、製造中の開口面積のばらつきや膜厚のばらつきによる量子効率のばらつきが主なものとなる。

### ショットノイズ

CCDに入射する粒子の統計的な変化により発生するノイズであり、全ての検出器はこのノイズの影響を受ける。ショットノイズはポアソン統計に従い、信号電子数  $N_e$  に対して、

$$N_s = \sqrt{N_e} \quad (3.3)$$

と表わされる。

しかし実際、半導体検出器では信号電子の個数はポアソン分布から少しずれており、そのずれをファノ因子と呼ぶ。検出器中で失ったエネルギー  $E$  に対して、電子  $N_e = E/\epsilon$  ( $\epsilon$ :平均電離エネルギー (Siでは3.65 eV)) 個生じる。全ての電子が独立に生成されるのであれば  $N_e$  はポアソン分布に従うが、実際はそれぞれの電離過程は独立でない。このとき  $N_e$  はポアソン分布で予想される値より小さくなり、ファノ因子はこれを調整するものとして導入される。ファノ因子  $F$  は、次式で定義される。

$$F = \frac{\text{統計分散の観測値}}{N_e} \quad (3.4)$$

半導体検出器では一般に  $F = 0.12$  程度であり、このファノ因子で決まるエネルギー分解能はファノ限界と呼ばれ、エネルギー分解能の理論的限界となる。ファノ限界は、

$$\text{ファノ限界} : FWHM = 2.355 \times \sqrt{FE\epsilon} \quad (3.5)$$

となる。実際は、後述するダークショットノイズや読み出しノイズの影響でファノ限界より分解能は悪くなる [15]。

### ダークショットノイズ

ダークショットノイズはCCDの中で発生した暗電流 (Dark current) が原因であり、その揺らぎ成分である。暗電流は電子が熱的に励起されることにより発生するが、その発生は不規則であり電子数に揺らぎが生じる。ダークショッ

トノイズは暗電子数の平方根に比例する。したがってダークショットノイズを減らすためには暗電流そのものを低減する必要があるが、FPCCDでは暗電流は非常に抑えられているためダークショットノイズが主なノイズとなることはない。また暗電流は温度と強い相関を持っているため、5~7℃下げるとほぼ半分になる。

### リセットノイズ

リセットノイズは一般的に  $kTC$  ノイズと呼ばれる。これは容量にスイッチを介して電圧を与え、スイッチをオフにした後に現れるノイズであり、サンプリング回路では必ず発生するノイズである。CCDでも信号電荷を検出する直前にリセットをかけるが、この際リセット後の電圧にリセットノイズが生じる。リセットノイズは以下の式で表わされる。

$$V_n = \sqrt{\frac{kT}{C}} \quad (3.6)$$

ここで  $k$  はボルツマン定数、 $T$  は絶対温度、 $C$  は容量である。この分のリセットノイズがリセットレベルと信号レベルにのるため、両方をサンプリングして信号電荷を拾うことをすれば原理的には取り除くことができる。FPCCDでは読み出し回路に相関2重サンプリング回路を組み込むことでリセットノイズを取り除いている。詳しくは4.4.4章で説明する。

### 読み出しノイズ

CCDの出力部のアンプを構成するMOSFETに起因するノイズである。これはMOSFETの熱雑音とCCDの読み出し回路に起因する電氣的な雑音で、最終的なCCDの検出限界を決める。この雑音はCCDの読み出しに関係するので、信号の大きさによらず一定の値を持つ。

## 3.2.4 試作FPCCD

現在我々はセンサーのFPCCDの開発を進めており、有感層を全空乏化したCCDの開発に成功している。2008年度にピクセルサイズが  $12\ \mu\text{m} \times 12\ \mu\text{m}$  (最終目標:  $5\ \mu\text{m} \times 5\ \mu\text{m}$ ) で、有感層の厚さが  $15\ \mu\text{m}$  と  $24\ \mu\text{m}$  の2種類のFPCCDを浜松ホトニクスにより試作した。図3.7(a)が試作FPCCDである。これはチップサイズが  $8.2 \times 7.5\ \text{mm}^2$  で4つの読み出しチャンネルが付いている。この

試作の目的は、崩壊点検出器の使用に対応した小さなピクセルサイズの CCD を製作する技術の確立であり、その上でデータの読み出し速度 10 MHz とノイズレベルが 50 電子以下、そして消費電力 10 mW/ch 以下を実現を目指す。

画素数が多い CCD では信号周波数が決まっているため、一般に読み出しに非常に時間がかかる。読み出し時間を短くするためには信号周波数を高速にする必要があるが、信号周波数を速くすると読み出し雑音が大きくなってしまふ。そこで我々は1つのセンサーに対して読み出しチャンネルを複数にすることで、読み出しを並列化し速度を上げる方法をとった。実機では1つの CCD センサーに対して 16 または 32 の読み出しチャンネルがあり、1 チャンネルあたりのピクセル数は 20000×128 である。一方、本試作では1つの CCD センサーに対して 4 つの読み出しチャンネルがあり、1 チャンネルあたり 512×128 ピクセルとなっている。




図 3.7: 試作 FPCCD

図 3.7(b) は試作 FPCCD からデータを 10MHz で読み出したときの出力信号をオシロスコープで見た図である。1 番上の紫が CCD の出力信号である。CCD のキャリアは電子であるため、信号電圧は負となる。リセット信号でオフセット電圧に戻り、水平方向クロックに合わせて CCD 出力が電荷が検出が始まる。波形は乱れているが 10MHz で信号は読み出せていることが確認できた。

図 3.8 は CCD に幅を細く絞ったレーザーを斜めに当てたときの画像である。すぐ隣のピクセルへの電荷の染み出しがなく、全空乏化していることが確認できる。図 3.9 が CCD に幅の狭いレーザーをピクセルに沿って当てたときの画像になる。最下段がピクセルと同じサイズの水平転送 CCD であり、光に反応していることが確認できる。以上より、本試作からピクセルサイズ  $12 \mu\text{m} \times 12$

$\mu\text{m}$  の FPCCD 製作技術は確立できたといえる。

我々はさらにピクセルサイズを小さくした FPCCD の開発を続けており、図 ?? は  $6\ \mu\text{m} \times 6\ \mu\text{m}$  のピクセルサイズを含む FPCCD である。物質量をできる限り減らすために厚さ  $50\ \mu\text{m}$  を達成した。今年度中には動作が確認されたピクセルサイズ  $6\ \mu\text{m} \times 6\ \mu\text{m}$  の FPCCD が完成する。




図 3.8: 全空乏化を確認するために試作 FPCCD に細く絞ったレーザーを斜めに当てた画像：隣のピクセルへの電荷の染み出しがなく全空乏化が成功していることが確認できる (KEK 杉本氏提供)




図 3.9: 水平転送 CCD の感度を確認するために試作 FPCCD に細く絞ったレーザーを当てた画像：最下段が水平転送 CCD で光に反応していることが確認できる (KEK 杉本氏提供)

### 3.3 読み出し ASIC

ILC の要求性を満たす FPCCD 崩壊点検出器を実現するためには、センサーの開発とともに読み出し ASIC (Application Specific Integrated Circuit) の開発






図 3.10: 開発中のピクセルサイズ  $6\ \mu\text{m} \times 6\ \mu\text{m}$  の FPCCD : 厚さ  $50\ \mu\text{m}$  を達成した。

が不可欠となる。ASIC とは特定の用途のためだけに設計、製造される集積回路である。FPCCD からの信号読み出し技術の確立のため多チャンネル対応の読み出し ASIC の開発を行っている。読み出し ASIC の詳細は、次章で詳しく説明する。

### 3.4 研究の目的

本研究の目的は、FPCCD 崩壊点検出器におけるデータ読み出しシステムの確立である。本研究では 3.3 章で説明した読み出し ASIC はもちろん、ASIC で処理されたデジタル信号を処理する読み出しボード、また PC でのソフトウェア処理をも含む DAQ (Data Acquisition) システムの確立を目標とする。

第 4 章では、開発した FPCCD 崩壊点検出器用データ読み出し ASIC の詳細を説明し、次の第 5 章では開発した読み出しボードと DAQ ソフトウェアを用いて ASIC の性能評価を行う。そして第 6 章ではそれらの読み出しシステムを用いて試作 FPCCD センサーからのデータ読み出し試験の結果をまとめる。さらに第 7 章では、今回の試作回路の結果を受け、今年に 2 月に完成する第 2 次試作 ASIC について説明する。

# 第4章 FPCCD崩壊点検出器用読み出しASICの開発

本章では我々が開発したFPCCD崩壊点検出器用読み出しASICの詳細を説明する。まずASICに要求される性能を述べ、それに対する解決策を示し、回路構成の説明に入っていく。

## 4.1 ASICに要求される性能

FPCCD崩壊点検出器への要求性能を受けて、読み出しASICには以下の3つを要求する。

- (I) データ読み出し速度  $> 10\text{MHz}$
- (II) ノイズレベル  $< 30$  電子
- (III) 消費電力  $< 6\text{mW/ch}$

読み出し速度は検出器全体に要求されるものと同じである。センサーから10MHzで出力されたデータをASICで受けて10MHzで処理しなければならない。また検出器全体でノイズの大きさは50電子以下が要求されており、それを達成するために回路単体には30電子以下という制限を課した。消費電力に関しては検出器全体で100W以下が要求されており、全部でチャンネルは6080あるためチャンネルあたり許される消費電力は約16mWである。これを実現するために、FPCCDセンサーには10mW/ch、ASICには6mW/chを要求する。

我々は要求性能を達成するために、ASICの設計を行い実際に試作を行った。本章では要求性能に対する我々がとった解決策と開発した試作読み出しASICの詳細を説明する。

## 4.2 要求性能に対する解決策

ここでは3つの要求性能に関して、我々がとったそれぞれの解決策の概要を説明する。

### (I) データ読み出し速度

読み出し回路での処理の速度を決めるのは ADC(Analog-to-Digital Converter) での変換速度である。消費電力を抑えつつ、10 MHz でデータの処理を行うために、我々は5 MHz の変換速度を持つ ADC を二つ並列に使用方法を採用した。AD 変換過程は、「ADC への入力信号の取り込み」と「入力信号の AD 変換」の2段階で構成されている。したがって一方の ADC が入力信号を取り込んでいるとき、もう一方は取り込んだ信号の AD 変換を行うことにより各 ADC の処理速度の2倍の速度が実現できる。

### (II) ノイズレベル

ノイズはローパスフィルタと相関2重サンプリング回路を組み込むことで抑える。ローパスフィルタはある遮断周波数より高い帯域を通さないフィルタであり、高周波のノイズを落とすことができる。相関2重サンプリング回路では、同一の信号を一定時間間隔で2度サンプルし、その差を取って信号の波高値を得ることにより、リセットノイズと読み出しノイズを除去することができる。我々が使用したローパスフィルタと相関2重サンプリング回路の詳細は4.4章で後述する。

### (III) 消費電力

読み出し ASIC の主な電力消費源は ADC である。そこで我々は消費電力の小さい電荷再配分型 ADC を採用した。一般的な ADC が大きな消費電力を持つ原因は電力消費の大きいオペアンプを用いているからである。電荷再配分型 ADC はコンデンサ・アレイ間での電荷演算のみによりアナログ信号をデジタル信号に変換するため、オペアンプを使用せずに済み消費電力を抑えることが可能となる。我々が採用した電荷再配分型 ADC の詳細は4.4.5章で述べる。

またもう1つの電力消費源として出力信号のドライバー回路がある。本回路では出力信号として電力消費の小さい LVDS 規格を採用した。LVDS ドライバの消費電力は 1.65 mW/ch と、要求性能に対して十分小さい。

## 4.3 ASIC の全体構成

図 4.1 に開発した ASIC(FPCCD) の全体図、図 4.2 に ASIC の全体構成を示す。ASIC は信号の読み出し処理を主に行う CHAIN1 とそれを補佐する CHAIN2 から構成されている。図 4.1 の CHAIN1 の下に CHAIN1A というものもあるが、これは今回用いていない。CHAIN1 との違いは前置増幅器の増幅率の違いだけであるので、説明は省く。表 4.1 にチップ FPCCD の設計パラメータを示す。開発した ASIC の詳細について説明していく [16][17]。

ASIC 開発は宇宙航空研究開発機構の池田博一教授に協力していただき、Open-IP を利用している。

表 4.1: FPCCD 用読み出し ASIC 設計パラメータ

チップ名	FPCCD
チャンネル数	8
前置増幅器ゲイン [ゲイン変更範囲]	$-C_{in}/C_f$ $C_{in}$ (テストパルス入力) : 1.0 pF~8.0 pF (8steps) $C_{in}$ (CCD 信号) : 20 pF (固定) $C_f$ : 0.2 pF~1.6 pF (8steps)
製造会社	TSMC (Taiwan Semiconductor Manufacturing Company)
製造プロセス	0.35 $\mu\text{m}$
チップサイズ	2.85 mm $\times$ 2.85 mm
パッド数	80
電源電圧	3.3 V(VDD=1.65V, VSS=-1.65V, GND=0V)

## 4.4 部品構成

### 4.4.1 CHAIN1 の回路構成

図 4.3 に示す CHAIN1 は読み出し処理の主な役割を担っている。8 チャンネルあり、それぞれが FPCCD のチャンネルに接続されている。CCD からのアナログ信号は CHAIN1 に入り、まず前置増幅器で増幅される。次にローパスフィルター (LPF) と相関二重サンプリング回路 (CDS) によりノイズが抑制される。そして並列にある 2 つの電荷再配分型 A/D 変換器 (ADC) によってアナログ信号からデジタル信号に変換される。加えて前置増幅器のパラメータの




図 4.1: 回路の全体図




図 4.2: 回路の全体構成:チップ FPCCD は CHAIN1×8ch と CHAIN2×1 から構成されている。

設定の変更が可能になっており、それを行うローカルコントロールレジスター (LCR) がある。

#### 4.4.2 前置増幅器

図 4.4(a) に前置増幅器の回路図を示す。前置増幅器は CCD から入力された電荷を帰還容量で積分し、電圧に変換して出力する回路である。PRC が増幅要素であり、増幅率は入力容量  $C_{in}$  と帰還容量  $C_f$  の比で決まる。入力信号  $V_{in}$  と出力信号  $V_{out}$  の関係は  $V_{out} = -C_{in}/C_f$  となる。本チップではスイッチを用いて  $C_{in}$  と  $C_f$  を可変とすることで、増幅率をチャンネル毎に指定でき、それぞれのゲインのばらつきを補償可能な構成とした。テストパルス入力容量  $C_{in}$  は 1 pF~8 pF まで、帰還容量  $C_f$  は 0.2 pF~ 1.6 pF までの 8 段階で設定可能である。ただし CCD の信号に対する入力容量は 20 pF で固定である。スイッチの制御は各チャンネルのローカルコントロールレジスター (LCR) の値を外部から制御することで行う。

前置増幅器における増幅要素である PRC の回路図を図 4.4(b) に示す。AIN はシングルエンドの入力端子、AOUT は出力端子である。VH は pMOS、VL は nMOS の定常電源用バイアス電圧導入端子であり、増幅器を最適な動作点




図 4.3: CHAIN1 回路 : 赤で囲った要素は信号に対して機能する回路、青で囲った要素はそれを補佐する回路である。

で動作させるために置かれている。電圧は CHAIN2 のバイアス電圧生成回路から供給される。電源とバイアス電圧導入端子の間には電源-バイアス電圧間の電圧を安定化させると共に、電源ノイズを除去するためのバイパスコンデンサを挿入する必要がある。しかし CMOS プロセスでは容量の大きなコンデンサを使用しにくい。そこで本回路ではコンデンサの代わりに MOS のゲート容量を利用して、上記の効果を得ている。一般に pMOSFET は nMOSFET に比べ、フリッカ雑音 ( $1/f$  雑音) による影響を受けにくいため、増幅器の入力トランジスタには pMOSFET を用いている<sup>1</sup>。増幅段は大きな電圧利得を得るために、カスコード負荷<sup>2</sup>を有するフォールデッドカスコード構造<sup>3</sup>を採用した [18]。


### 4.4.3 ローパスフィルター (LPF)

図 4.5 にローパスフィルターの回路図を示す。本ローパスフィルターは4つの差動増幅器からなっており、 $Gm-C$  フィルタ回路より構成されている。 $Gm-C$  フィルタ回路とは、変換係数  $Gm-C$  の電圧電流変換回路 (OTA ; Operational


<sup>1</sup>フリッカ雑音はゲート酸化膜とシリコン基板の境目にできたエネルギー準位にキャリアが不規則にトラップされることで発生する。MOSFET ではキャリアがほとんどシリコン基板表面を流れるため、大きな影響を受ける。pMOS は "buried channel" 化する傾向があるため、nMOS と比較して影響が小さい。

<sup>2</sup>ソース接地回路とゲート接地回路の継続接続を負荷とすることで出力インピーダンスが高まり、増幅特性が改善される。

<sup>3</sup>トランジスタを折り返し接続することで入出力電圧範囲を広く確保することができる。



(a) 前置増幅器回路図



(b) 増幅要素回路図

図 4.4: 前置増幅器






図 4.5: ローパスフィルター (LPF)

Transconductance Amplifier) とキャパシタを基本とした回路である。図 4.6(a) に  $G_m - C$  フィルター回路の一例を示す。OTA に入力電圧  $V_{in}$  を入れると、

$$I_{out} = G_m V_{in} \quad (4.1)$$

より  $I_{out}$  が得られる。この電流をキャパシタ  $C$  に流し込み、電荷を蓄えると出力電圧  $V_{out}$  は次式のように得られる。

$$V_{out} = G_m V_{in} \cdot \frac{1}{sC} \quad (4.2)$$

$s$  は微分演算子、 $1/s$  はその逆の積分演算子である。したがって式 4.2 は入力電圧  $V_{in}$  を電流  $G_m V_{in}$  に変換し、それをキャパシタ  $C$  で積分 ( $1/sC$ ) することを意味する。本 ASIC では OTA に差動増幅器を用いている。またもう 1 つ抵抗として機能する差動増幅器を加えている。差動増幅器は帰還をかけることで

$$R^{eff} = \frac{V_{in}}{I_{in}} = \frac{V_{in}}{I_{out}} = \frac{1}{G_m} \quad (4.3)$$

と抵抗値  $R^{eff}$  の抵抗の役割を果たす。図 4.6 に示した 2 つの要素を図 4.6(c) のように組み合わせると、入力電圧と出力電圧の関係は次のように得られる。

$$I_1 = I_2 + I_3 \quad (4.4)$$




図 4.6: LPF 内の差動増幅器の役割

の関係から、

$$-G_{m1}V_{in} = G_{m2}V_{out} + j\omega CV_{out} \quad (4.5)$$

$$\frac{V_{out}}{V_{in}} = \frac{-G_{m1}}{G_{m2} + j\omega C} \quad (4.6)$$

となり、ローパスフィルターの役割を果たす。

本 ASIC で使用している差動増幅器は全差動型回路である。これは全差動型がシングルエンド回路よりノイズの影響を受けにくいいためである。しかし全差動型にするためには、固有の要素回路が必要となる。それがコモンフィードバック (CMFB) 回路である。CMFB 回路は図 4.8 全差動型の 2 つの出力電圧の平均値が所定の値を取るようにフィードバックをかける回路である。

図 4.7 に本 ASIC で用いている差動増幅器を示す。出力電圧 (OUTP、OUTM) が大きくなると、pMOS トランジスタのソースゲート電圧  $V_{SG}$  が小さくなり、VDD から供給される電流が小さくなる。一方で下部の定電流源から供給される電流は一定なので、出力電圧 (OUTP、OUTM) は小さくなる。逆に出力電圧 (OUTP、OUTM) が小さくなると、 $V_{SG}$  が大きくなり VDD から供給される




図 4.7: 差動増幅器

電流が増大し、出力電圧も大きくなる。このような機能が働くことにより、出力電圧の平均値を一定に保つことができる。

図 4.5 のローパスフィルターのシグナル・フロー図を図 4.9 に示す。この伝達関数は、

$$H(s) = -\frac{G_{m1}G_{m2}}{-G_{m2}^2 + C_1C_2s^2 + C_2G_2s} \quad (4.7)$$

と表わせれ、出力電圧と入力電圧の関係は次式で得られる。

$$\frac{V_{outp} - V_{outn}}{V_{inp} - V_{inn}} = -\frac{-G_{m1}G_{m2}}{-G_{m2}^2 + C_1C_2\omega^2 - j\omega G_{m2}C_2} \quad (4.8)$$

$$= -\frac{-G_{m1}G_{m2}}{-G_{m2}^2 + (0.2p \times 0.8pF)\omega^2 - j\omega G_{m2} \times (0.8pF)} \quad (4.9)$$

$$= -\frac{G_{m1}G_{m2}}{(G_{m2} + j\omega G_{m2} \times (0.4pF))^2} \quad (4.10)$$

ここで  $C_1 = 0.2 \text{ pF}$ 、 $C_2 = 0.8 \text{ pF}$  を代入した。図 4.5 中で  $C_2$  は  $0.4 \text{ pF}$  と見えるが、次段の相関 2 重サンプリング回路 (図 4.12) の容量  $0.4 \text{ pF}$  と合わせて  $0.8 \text{ pF}$  となっている。式 (4.10) より  $G_{m1}$  と  $G_{m2}$  を調節することにより、各周波数の増幅特性を変えることができる。 $G_{m1}$  と  $G_{m2}$  はそれぞれバイアス電圧 VL1、VL2 で設定でき、バイアス電圧を大きくすると  $G_m$  も大きくできる。バイアス電圧 VL1、VL2 の設定は CHAIN2 のセントラルコントロールレジスタ




図 4.8: CMFB 回路の働き




図 4.9: LPF のシグナル・フロー図

(CCR) で行い、LPF の設定は全チャンネル共通である。

図 4.10 に本 ASIC の LPF のシュミレーション結果を載せる。(a) は VL1 を動かした結果、(b) は VL2 を動かした結果となる。いずれの結果も、10 MHz を超えたところで増幅率が急激に低下している。本回路は 10 MHz での動作を目指しているので、それより高周波のノイズを LPF により落とすことができる。




図 4.10: LPF の性能

#### 4.4.4 相関2重サンプリング回路 (CDS)

CCD の出力アンプからの信号は各チャンネルのアンプ特性の違いにより、異なるオフセット電圧を持つ。また出力アンプは1つのピクセル電荷を送るごとにリセットをかけるため、その度にリセット雑音がついてしまう。その信号波形を図 4.11 に示す。相関2重サンプリング回路 (Correlated Double Sampling ; CDS) はリセット雑音を除去する回路で、図 4.12 に示す。CDS 回路では電荷情報が入る前のオフセット時の電圧と電荷情報の差をとることで、オフセットの電圧のばらつきの影響を避けることができる。図 4.12 で下部の容量でリセットレベルの信号をサンプリングする。上部の容量はリセットレベルのサンプリングから電荷情報のサンプリングに切り替える際に回路の容量が変化しないための容量補償回路である。




図 4.11: CDS 回路動作波形

#### 4.4.5 電荷再配分型 ADC

A/D 変換器は読み出し速度と消費電力を決める主要要素となる。我々は消費電力を抑えつつ、高速な読み出しを実現しなければならない。そこで消費電力の小さい電荷再配分型 ADC を並列に二つ並べるという方法を取り、要求性能の達成を図る。

一般に ADC の電力消費源はオペアンプである。電荷再配分型 ADC はコンデンサのアレイ間での電荷演算により A/D 変換を行うため、オペアンプを使わずに済む。その構成要素は入力信号をサンプルするための容量、ビットに対応した大きさの容量、コンパレータとスイッチである。




図 4.12: 相関 2 重サンプリング回路 (CDS) の回路図

### 電荷再配分型 ADC の A/D 変換過程

図 4.13 に電荷再配分型 A/D 変換の流れを示す。以下、図 4.13 に沿って説明する。

#### (1) 準備

$C_{SP}$  と  $C_{SN}$  をグラウンドにつなぎ、リセットする。コンデンサ・アレイには  $C_U$  を基本単位として 2 進数を係数に重み付けしてあり、あらかじめ参照電圧  $V_{ref}$  を接続しておく。

#### (2) 入力電圧のサンプリング

まず入力信号をコンデンサ  $C_{SP}$  と  $C_{SN}$  に蓄める。この状態でコンパレータは  $V_{QP}$  と  $V_{QM}$  を比較する。このとき、

$$V_{QP}^0 - V_{QM}^0 = V_{inp} - V_{inm} \quad (4.11)$$

であるから  $V_{QP}$  と  $V_{QM}$  を比較することで、入力電圧の正負 (サインビット) を決定できる。

#### (3) 最上位ビットの決定

(2) の判定に基づいてスイッチ  $cp(1)$  と  $cn(1)$  を図 4.13 のように一方を導通させ、コンデンサアレイの中で最も大きく重みをつけたコンデンサ  $C_1$

と  $C_{SP}$  と  $C_{SN}$  を接続する。サインビットが1のときを例として、電荷保存則から、

$$C_{SP}V_{inp} - C_1V_{ref} = C_{SP}V_{QP}^1 + C_1(V_{QP}^1 - V_{QM}^1) \quad (4.12)$$

$$C_{SN}V_{inm} + C_1V_{ref} = C_{SN}V_{QM}^1 + C_1(V_{QM}^1 - V_{QP}^1) \quad (4.13)$$

が成り立ち、 $C_{SP} = 4pF$ 、 $C_{SN} = 4pF$ 、 $C_1 = 1pF$  を代入すると、

$$V_{QP}^1 - V_{QM}^1 = \frac{2}{3}((V_{inp} - V_{inm}) - \frac{1}{2}V_{ref}) \quad (4.14)$$

となる。この状態でコンパレータで  $V_{QP}^1$  と  $V_{QM}^1$  を比較し、最上位ビットを決定する。

#### (4) 2ビット目の決定

スイッチ  $cp(1)$  と  $cn(1)$  を開き、次にスイッチ  $cp(2)$  と  $cn(2)$  を閉じ、 $C_2$  と  $C_{SP}$  と  $C_{SN}$  を接続する。このとき電荷保存則より、

$$C_{SP}V_{inp} - C_1V_{ref} - C_2V_{ref} = C_{SP}V_{QP}^2 + C_2(V_{QP}^2 - V_{QM}^2) \quad (4.15)$$

$$C_{SN}V_{inm} + C_1V_{ref} + C_2V_{ref} = C_{SN}V_{QM}^2 + C_2(V_{QM}^2 - V_{QP}^2) \quad (4.16)$$

が得られ容量値を代入すると、

$$V_{QP}^2 - V_{QM}^2 = \frac{4}{5}((V_{inp} - V_{inm}) - \frac{3}{4}V_{ref}) \quad (4.17)$$

となる。この状態でコンパレータで  $V_{QP}^2$  と  $V_{QM}^2$  を比較し、2ビット目を決定する。

これを繰り返すことで A/D 変換を実行する。

我々が用いた電荷再配分型 ADC の回路図を図 4.14 に示す。ADC の出力信号はサインビット + 6 ビットで、合わせて 7 ビットである。ビットに対応する容量は 1.0 pF、0.5 pF、0.25 pF、0.25 pF、0.125 pF、0.0625 pF である。上位 3 ビットには 500 mV をかけ、下位の 3 ビットには 250 mV をかけることで蓄えられる電荷の比を 32:16:8:4:2:1 としている。8 ビットシフトレジスタにより変換結果を記録する 8 ビットビットレジスタのビット選択を行う。8 ビット




図 4.13: 電荷再配分型 ADC の A/D 変換処理



ビットレジスタでは各ビットの変換結果を記録して容量ブロックの接続先を決定する ( $cp$  と  $cn$  の決定)。シフトレジスタでは8ビットの変換が終了すると、終了の信号を外部に出力するため、これをモニターすることでADCの動作を確認できる。ビットレジスタ、シフトレジスタは8ビットあるが、ADCの出力は7ビットである。これは最上位ビット(サインビット)を決定してから、容量( $C_{SP}$  と  $C_{SN}$ )を放電するために時間がかかるため、1クロック分余裕を持たせているからである。またADCは並列に2つあるため、トライステートバッファにより出力するADCを選択する。




図 4.14: ADC 回路図

#### 4.4.6 ローカルコントロールレジスタ (LCR)

ローカルコントロールレジスタ (LCR) の回路図を図 4.15 に示す。LCR は前置増幅器、モニター回路の設定を行う 12 個シフトレジスタ (増幅器・モニター設定シフトレジスタ) と、パラメータ設定を行うチャンネル指定するためのシフトレジスタ (チャンネル指定シフトレジスタ) から構成されている。これらのレジスタに対して外部から値を書き込むことでそのチャンネルにおける前置増幅器のゲインの変更や信号のオフセット電圧の調整、モニター出力の設定を行うことが可能である。チャンネル指定シフトレジスタの出力は増幅器・モニター設定シフトレジスタの動作許可を与える信号となっており、この信号が 1 のとき各パラメータの設定が可能となる。増幅器モニターシフトレジスタ

タを構成するフリップフロップの出力は前置増幅器、モニター回路の CMOS スイッチに接続されており、回路をつなぎかえることで設定を行う。また増幅器・モニター設定シフトレジスタ、チャンネル指定シフトレジスタとともに最終段のフリップフロップの出力は外部に接続されており、出力を確認することで LCR が正常に動作しているかを確認できる。




図 4.15: ローカルコントロールレジスタ (LCR) の回路図

#### 4.4.7 CHAIN2 の回路構成

CHAIN2はバイアス電圧生成回路とセントラルコントロールレジスタ (CCR)、プリアップ回路の3つから構成されている。バイアス生成電圧生成回路はCHAIN1の各チャンネル全体にバイアス電圧を供給している。CCRはCHAIN1のLPFのパラメータ設定を変更するためにCHAIN1の各チャンネルのLCRにパラメータ設定信号を送る。プリアップ回路は静電気や静電誘導等によって予期しない大きな電圧がかかった際にADCを守る役割を果たす。CHAIN2の回路図を図4.16に示す。

#### 4.4.8 バイアス電圧生成回路

バイアス電圧生成回路の回路図を図4.17に示す。バイアス電圧生成回路はASIC外部から入力される参照電流をコピーし、他の回路の必要な箇所に定電流源を作りこむためのバイアス電圧を生成する回路である。基本構造のバイアス回路はBAIS、BAISP、BIASDACそしてBAISLNがある。BAIS、BAISP、BIASDACは入力される電流を右側の素子にコピーするカスコード・カレント・ミラー回路となっている。カスコードトランジスタを用いることで出力抵抗を大きくし、電圧依存性の低い安定した出力電流を供給できる。また1 pFのコ




図 4.16: CHAIN2 の回路図

コンデンサはミラー効果を利用することで高周波利得を制限し、高周波雑音に対する感度を下げる役割がある。BIASLNは前置増幅器にバイアス電圧を与える回路である。BIASLNはカスコードトランジスタを省き、ゲート長の長いトランジスタを用いることで電源電圧の攪乱による影響を抑制している。




図 4.17: バイアス電圧生成回路の回路図

#### 4.4.9 セントラルコントロールレジスタ (CCR)

セントラルコントロールレジスタ (CCR) の回路図を図 4.18 に示す。CCR は 17 ビットのシフトレジスタから構成されており、ローパスフィルタの設定を行う。

#### 4.4.10 プルアップ回路

デジタル回路では”1”と”0”の中間状態になると誤作動を起こしたり、消費電力が著しく増加して故障につながる。このような現象から回路を保護するため




図 4.18: セントラルコントロールレジスタ (CCR)

にプルアップ回路を組み込む。本回路のプルアップ回路 (図 4.19) は ADC のトライステートバッファが中間状態をとることを避けるためにある。プルアップ回路では ADC のビットレジスタの出力の信号ラインへ緩やかに電流を送り、中間状態となった信号を 1 へ押し上げる役割を果たしている。





図 4.19: プルアップ回路の回路図

## 4.5 チップレイアウト


開発した ASIC のレイアウト作成はデジアンテクノロジー社 [19] に依頼した。図 4.20(a) にチップレイアウトを示す。チップサイズは 2.85mm × 2.85mm、パッド数は 80 である。図 4.20(b) にパッケージングされたチップを載せる。

## 4.6 ASIC 開発のまとめ

FPCCD 崩壊点検出器用 ASIC の設計開発を行った。消費電力を抑えつつ高速の信号処理を実現するために ADC を並列に 2 つ使い、ADC には消費電力の少ない電荷再配分型 ADC を採用した。前置増幅器とローパスフィルタの設定は外部から設定可能である。



(a) ASIC レイアウト



(b) パッケージングされた ASIC

図 4.20: 試作 ASIC

# 第5章 試作読み出しASICの性能 評価

## 5.1 読み出しASIC試験用基板

開発したチップの評価を行うために評価用試験基板を製作した。その写真を図5.1に示す。ア트워크及びチップを含めたパーツの実装はジー・エヌ・ディー社 [20] に依頼した。試験基板では主にチップへの電力供給、入出力信号の引き出し、バイアス電圧生成回路へ流入する電流の生成、可変抵抗によりADCの基準電圧生成を行っている。また設置したテストパルス入力用端子よりファンクション・ジェネレータを用いてCCDの出力を模擬した信号を入力することで、回路の動作試験が行える。

## 5.2 ASIC性能評価読み出しシステム

試作した読み出しASICの性能評価を行うために読み出しシステムを開発した。システムの全体図を図5.2に示す。読み出しシステムは回路のパラメータ設定を行うKEK-VME GPIOボード (GNV-250)、回路の動作指令信号の送信と信号のデジタル処理を行う読み出しボード、そしてPCに転送された信号を処理するソフトウェアに分類される。図5.3(a)にGNV-250、図5.3(b)に読み出しボードの写真を載せる。テストパルス入力にはエヌエフ回路設計ブロック社製ファンクションジェネレータWF1973を使用した。読み出しボードよりテストパルストリガーが入力され、テストパルスを生成しASICへ出力する。以下にそれぞれの説明を述べる。

### 5.2.1 ASICのパラメータ設定

開発したASICは各チャンネル毎にローカルコントロールレジスタを持っており、外部からデジタル信号を入力することでゲインやローパスフィルターの