



東北大学



高エネルギー加速器実験への応用を 目指したSOI検出器PIXORの開発



東北大学大学院 素粒子実験研究室
修士2年 篠田直幸

コンテンツ

- SOIPIX(SOI Pixel Detector)の概要
- 加速器実験における崩壊点検出器
- SOI技術を用いたPIXOR(PIXel OR)の開発
- Double SOIの特性評価
- まとめ

SOI PIXel検出器(SOIPiX)

SOI基板の支持基板層をセンサー層として利用




特徴

回路層とセンサー層が絶縁層を介して
一体化した構造

メリット

- ✓ 低消費電力
- ✓ 高速動作
- ✓ 物質量の低下
- ✓ 高い位置分解能
etc.




次世代の半導体検出器

SOIPIXの課題とその解決


- 従来のSOI検出器→TID効果、センサークロストークが課題
 - **Double SOI構造**を導入し、解決を図る

◆ Total Ionizing Dose(TID) 効果



BOX層に蓄積したホールを、Middle Siに補償電圧を印加することで影響を抑える
(**back channelの形成を抑える**)


◆ センサークロストーク





センサー・回路間の干渉をMiddle Si層で遮蔽し、**センサークロストーク**
(**他CHからの干渉**)を防ぐ

Double SOI構造

Si基板と張り合わせ




Siを熱酸化し、
水素をインプラント



昨年の秋に初めて納品。
徐々に結果が出始めています...😊
(TID効果 etc.)


TID効果の改善

I-V Curve変動



Middle Siに負電圧を印加することでBOX層に蓄積したホールの影響を相殺出来ている

閾値シフトの補償



ホールトラップによる閾値変動が負電圧を印加することで、未照射時にほぼ等しくなっている

TID効果に対するDouble SOIのダメージ補償は実証された

➤ 残りは、センサークロストークへの効果を示すのみ

SOIPIXの可能性

目指すフィールド

- X線天文、赤外線天文
- X線イメージング
- 質量分析
- 高エネルギー加速器実験
などなど・・・

多くの分野で実用を目指しています

2505	理工系	材料科学の新展開	田中 功	京都大学・大学院工学研究科・教授	平成25～29年度
2506	理工系	原子層科学	齋藤 理一郎	東北大学・大学院理学研究科・教授	平成25～29年度
2507	理工系	宇宙における分子進化: 星間雲から原始惑星系へ	香内 晃	北海道大学・低温科学研究所・教授	平成25～29年度
2508	理工系	3次元半導体検出器で切り拓く新たな量子イメージングの展開	新井 康夫	大学共同利用機関法人高エネルギー加速器研究機構・素粒子原子核研究所・教授	平成25～29年度
2509	理工系	分子シミュレーション: 単一分子の機能化と新機能創成	夢田 博一	大阪大学・大学院基礎工学研究科・教授	平成25～29年度
3501	生物系	オートファジーの集学的研究: 分子レベルから疾患まで	水島 昇	東京大学・大学院医学系研究科・教授	平成25～29年度
3502	生物系	生殖細胞のエピゲノムダイナミクスとその制御	篠原 隆司	京都大学・大学院医学研究科・教授	平成25～29年度
3503	生物系	植物発生ロジックの多元的開拓	塚谷 裕一	東京大学・大学院理学系研究科・教授	平成25～29年度


大型科研費（新学術領域研究）も通りました！ 😊

2011年～ 東北大学・KEK 測定器開発室で共同開発
→ 高エネ分野においてSOIが使えることを示す！

崩壊点検出器



崩壊点検出器

- 通過粒子の飛跡再構成
- IPに最も近い位置に設置



要求性能

- 高い位置分解能
- 低い占有率
 - ◆ バックグラウンドの分離
- 放射線耐性
- 低い物質質量
- 低消費電力




ターゲット→Belle II VXD

Belle II崩壊点検出器



要求項目	目標数値	SOIの性能
高速動作	42.33MHz	○
高い位置分解能	~10 μ m	○
低物質質量	50 or 100 μ m	○
放射線耐性	10Mrad以上 (3years)	△(→○)




Belle II SVD最内層は占有率が5.5%とやや高め

➤ Belle IIのアップグレード時における導入を目指す

Pixel型とStrip型の比較

□ ピクセル型




メリット

- 占有率 (HitしたPixel数 / 全Pixel数) が小さい
- ゴースト発生なし

デメリット

- 位置分解能に制限(Onセンサー)
- 読み出しに時間がかかる(Offセンサー)

□ ストリップ型



メリット

- 位置分解能が小さい
- 読み出し時間が短い


デメリット

- 占有率が大きい
- ゴーストHitが発生

PIXOR(PIXel OR)の開発

- 信号検出の流れ

1. センサー部で生じたアナログ信号をX, Y方向へ二分割(PIXOR構造)
2. 各列ごとにX信号(Y信号)のORをとる
3. ORをとった信号はSuper Pixel (n×nピクセルの集合体)上にある処理回路にて処理される



n×n個のSuper Pixel上の処理回路数が、

$n^2 \rightarrow 2n$ 個にまで減少😊

Pixel型とStrip型の間構造!

PIXORのメリット

- PIXOR構造によって...
 - SuperPixel上の処理回路数は減少
 - 処理回路数にOR数が依存

処理回路面積の増加

ピクセルサイズは一定
→ 高い位置分解能を維持

PIXORの強み!

ORされるピクセル数が増える
→ 占有率が増加

Stripの性質を示す

メリット 😊

高い位置分解能を保ちつつ、
高機能な処理回路を搭載できる

デメリット 😞

ゴーストヒットが出現する

PIXORとBelle II SVDとの比較

Belle II VXD Layer #3

DSSD + APV25


PIXOR

	DSSD	PIXOR(16OR)
センサータイプ	DSSD	PIXOR(16OR)
ピッチ	z : 160 μm , ϕ : 50 μm	35 μm *70 μm
センサー厚	320 μm	50 or 100 μm 😊
動作CLK	42.4 MHz	42.4 MHz
Max Trigger Latency	5 μs	12 μs
占有率	5.5 %	0.035 % 😊

トリガー信号によるデータ取得

- 生じたイベントと外部から発行されるトリガー信号との比較を行い、物理データの取得を行う
- イベント選別を行うトリガー信号は外部の演算装置にて、イベントの~5 μs 後に発行される@ Trigger rate 30kHz


PIXOR1 Circuit Design



PIXOR1デジタル回路機能 (PIXORの特徴)


- Synchronizer → 外部からの信号をPIXOR内部のCLKに同期 + 1CLKに整形
- Sequencer → 使用するカウンターの制御
- Hit Time Counter → Trigger Latency時間分データを保持
- Trigger Compare → 外部トリガー信号との比較を行い、Hit Signalとする

DAQ System



- 汎用読み出しボード SEABASと専用評価ボード (Sub Board for PIXOR1)による評価
- FPGAによるチップ制御、EthernetによるデータをPCへ転送

PIXOR1のTEG構成内容



アナログTEG

- Shaperの出力をモニター
 - PIXOR構造のチェック
- On-Sensor, Off-Sensor 構造を搭載

PIXORの基礎特性を評価

大面積TEG

- アナログ回路+デジタル回路の一連の動作を確認
- 160RのSuper Pixelを22個配置

実機使用に向けたプロトタイプ

デジタルTEG

- デジタル回路の動作チェック

PIXOR1


Double SOIの特性評価

測定環境

オシロスコープ

SEABAS用電源

Vback, Vmid用電源



パルスジェネレーター

- Double SOI
- Chip-On-Sensor

これら両方の特徴をもつ
PIXORのアナログ回路評価
(Gain測定、VBACK依存)
を行った


シミュレーションでは動作が補償されていても実際に動かすと、上手くいかないことが…☹

→ **Double SOIの特性を明らかにすることを目指す!**

応答波形のVBACK依存性 (1/2)

X方向出力波形

TestPulse Waveform { TIN=100mV(2500e-), TEG31, X CH=16 }



測定条件

- TIN = 100mV(2500e-)
- VBACK={0,3,5,10,30,50,100V}

VBACK 100Vにおいても、ほぼ一定の振幅を示す




Single SOI※ではVBACKが上がるにつれて振幅が低下していた

◆ 高いVBACKがダイオードに影響を与えていて、Double SOIがそれを遮蔽していることが考えられる

➤ 現在調査中です・・・

TestPulse Waveform { TIN=100mV(2500e-), 2diode-A, X CH=5 }




※Single SOI時の
応答波形のVBACK依存性
(高いVBACKでは応答していない)

応答波形のVBACK依存性 (2/2)

Y方向出力波形

TestPulse Waveform { TIN=100mV(2500e-), TEG31, Y CH=16 }




測定条件

- TIN = 100mV(2500e-)
- VBACK={0,3,5,10,30,50,100V}

X方向に比べ振幅が大きく、波形にうねりが現れている

◆ 他チャンネルからの影響 (クロストーク)、レイアウトに問題アリか


TestPulse Waveform { TIN=100mV(2500e-), TEG31, Y CH=17 }



➤ 複数チップの測定を行い実証する


ゲインのVBACK依存性

Gain-Vback { CH:16,17,18,19 }



Gainはほぼ一定を保っている。

Gain-Vback { CH:16,17,18,19 }




100Vではゲインが低下。
Y方向では波形が乱れていたため、
正確な値は測定出来ず。

まとめ・今後の予定


- 高エネルギー加速器実験への実用に向けたSOI検出器:PIXORを東北大、KEKで共同開発
- Double SOI構造を備えたPIXORのアナログ特性 (Gain, 応答波形のVBACK依存性)を測定した
- Single SOIで確認された高いVBACKにおけるゲインの低下は見られなかったが、X/Y方向にて応答にバラつきがあった
- 複数チップを測定しバラつきの原因特定を行う
- Double SOIの放射線耐性を評価するために γ 線照射試験へ向けた準備を行う (上記項目+PIXOR2デジタル回路の動作確認)

Single SOIにおける応答波形

応答波形のVBACK依存性





GainのVBACK依存性




以前の測定ではVBACKが高くなっていくにつれて、時定数の増加、ゲインの低下が観測されていた。

DEPFETとDSSD



DSSD



DEPFET