

高エネルギー物理学実験のためのSOI技術を用いた PIXOR半導体検出器の基礎的研究

~ Basic study of the PIXOR semiconductor detector

for the high energy physics experiments based on the SOI technology ~

東北大学 素粒子実験研究室

博士課程前期2年 篠田直幸





I. イント□(P3~)



- Belle II実験と崩壊点検出器
- II. 高エネルギー加速器実験へ向けたPIXORの開発(P8~)
 - ▶ Pixel型とStrip型半導体検出器の比較
 - ◆ PIXORの開発
- III. PIXOR1の性能評価試験(P13~)
- IV. PIXOR2の性能評価試験(P23~)

V. まとめ

SOI(Silicon On Insulator) 検出器



□ B 国 と センサー層のSiO₂による絶縁
→SOI CMOS構造(回路)

SOI検出器のメリット:モノリシック型



モノリシック型:センサー層と回路層が一体化した構造



SOI検出器のメリット:SOI CMOS構造

Bulk CMOS SOI CMOS NMOS **PMOS** NMOS **PMOS** Gate Gate Gate Gate Source Drain Drain Source Drain Source Drain Source p+ n+ p+ n+ p+ 50nm p+ n+ p+ n+ n+ ~ 4µm 200nm p+ 絶縁層 nn-+ Vback + Vback

SOI CMOS構造:回路層のトランジスタが絶縁層により完全分離



Belle II実験と崩壊点検出器

<u>Belle II実験</u>(2010年終了のBelle実験のupgrade) (2016年稼働予定) 電子(7GeV)、陽電子(4GeV)を衝突させ、多量のB中間子対を生成 →稀崩壊モードにおけるCP対称性測定、CKM行列の精密測定



崩壊点検出器への応用

Belle II崩壊点検出器

Belle II PXD + SVDのジオメトリ

要求項目	SOIの目標数値	SOIの性能			
高速動作	42.4MHz	0			
高い位置分解能	~10µm	0			
低物質量	50µm	0			
放射線耐性	33Mrad以上 (10years)	∆ (→O)			
	わ」「「「、わ」(」」				

IPからの距離(mm) 占有率 Layer # 140 6 0.9% 5 115 1.3% 80 4 2.7% 38 6.7% 3 2 22 ~1%* ~1%* 14 1

※ある条件下におけるシミュレーション値

Belle II SVD最内層は占有率(=反応したCH数/全CH数)が6.7%と高い

• SVDでのHit情報(粒子の飛跡)を用いて、全時間・全ピクセルでの 情報を取るPXDでのバックグラウンド除去

> SOI検出器の導入により最内層における更なる占有率

PIXOR(PIXel OR)の開発

- Pixel型とStrip型半導体検出器の比較
- ・ PIXOR(PIXel OR)の開発
- Belle II SVD最内層とのパラメータ比較

Pixel型とStrip型 半導体検出器の比較

• Pixel型



- メリット
- 占有率が小さい
- ゴースト発生なし
- デメリット
- 位置分解能に制限(Onセンサー)
- 読み出しに時間がかかる(Offセンサー)

• Strip型

センサーストリップ

メリット

- 位置分解能が小さい
- 読み出し時間が短い
- デメリット
- 占有率が大きい
- ゴーストHitが発生

各ピクセルからの情報を同時に処理したいが、1Pixelに1つの処理回路では 位置分解能の都合上、回路面積が限られてしまう ▶ 位置分解能と回路面積の両立を図りたい

処理回路

PIXOR(PIXel OR)の開発



- PixelとStripの中間構造をとる検出器
- 信号検出のフロー
 - センサー部で生じた電離電荷をX/Y方向へ
 2分割する
 - ,2. 各X・各Y毎に信号のORを取る (PIXOR構造)
 - ORをとった信号はそれぞれ
 Super Pixel (n×nピクセルの集合体)
 上にある2n個の処理回路にて処理される

n×n 個のpixel上に必要な処理回路数が、n² → 2n 個にまで減少
 > 1つの処理回路を複数ピクセルで共有することで
 高い位置分解能(低い占有率)と複雑な回路機能を搭載可能

PIXORのBelle II SVD最内層導入へ向けて

Belle IIのトリガー・DAQシステム

- 生じたイベントと外部から発行されるトリガー信号との比較を行い、 物理データの取得を行う
- イベント選別を行うトリガー信号は外部の演算装置にて、イベントの ~5µs(Trigger Latency)後に発行される@ Trigger rate 30kHz

PIXOR DSSD + APV25センサータイプ PIXOR(160R) DSSD ピッチ φ:50, z:160 (μm) φ:35, z:70 (μm) センサー厚 50 ~ 100 μm 🕲 320 µm 31.8 or 42.4 MHz 動作CLK 42.4 MHz Max Trigger Latency 5 μs (@31.8MHz) 12 μs(@42.4MHz) 位置分解能 φ:~12, z:~25 (μm) φ:10.1, z:20.2 (μm)☺ 6.7 % 占有率 0.035 % 😊

Belle II SVD最内層にPIXORを導入した際のパラメータ

読み出し回路構成



- アナログ回路部
 - Pre-Amp + Shaperによる信号の増幅・整形、DiscriminatorによるHit信号の バイナリ化
- デジタル回路部
 - SYNC → Discriminatorからの信号をPIXOR内部のCLKに同期 + 1CLKに整形
 - SEQ → 使用するカウンターの制御
 - HTC → Trigger Latency時間の間、データを保持する
 - TRC → 外部トリガーとの比較を行い、デジタル値としてHit信号を出力

試作機PIXOR1性能評価

- PIXOR1概要
- 測定のセットアップ
- Discriminator評価試験
- Double SOI PIXOR1評価試験

試作機PIXOR1



基本情報

- ・ 0.2µm 全空乏化型 SOI CMOSプロセス
- チップサイズ 6mm² (有感領域 4.5mm²)
- ピクセルサイズ 25μm(φ)×40μm(z)
- ・ センサー厚 260µm

搭載TEG(Test Element Group)

- アナログTEG(4×4ピクセル:4OR構造)
 PIXOR処理後のShaper出力確認
- デジタルTEG
 各デジタル回路の動作確認
- 大面積TEG(16×16ピクセル:16OR構造)
 アナログ~デジタル一連の動作確認

14

性能評価試験セットアップ

専用評価ボード(Sub Board)と汎用読み出しボード(SEABAS)を用いた測定環境を構築



- PIXORのパラメータ設定(測定CHの選択など)はPCにて行う
- HDL(Verilog HDL, VHDL)を用いたUser FPGAへの制御ロジック書き込み

これまでのPIXOR1の研究結果

これまでPIXOR1の試験結果をここにまとめる。

- PIXOR構造動作試験
 - ¹⁰⁹Cdを用いた信号の2分割確認
 - ➤ X/Y方向でほぼ同じ信号波形を 出力
 - ➢ PIXOR構造を含むアナログ回路部 の正常動作を確認

109Cd線源による応答確認



- ・ デジタル回路動作試験
 - 1CH読み出し回路のデジタル 回路部における一連の動作試験
 - ➤ Trigger Latency後のトリガー生成、 Hit信号出力を確認
 - ▶ デジタル回路部の正常動作を確認

<u>デジタル回路部動作結果</u>



これまでの課題(アナログ回路編)

- - ➤ Off Sensorでの応答波形の確認を 行った
- これらの解決をDouble SOI構造、を新たに 導入することにより目指しました。

- ・ <u>応答波形のV_{back}依存</u>
 - 高いセンサーバイアス(V_{back})
 において、Shaper出力の
 パルス幅の拡がりが見られた
 - 不感時間を招くため対策が必要





Double SOI構造とその導入目的

- <u>Double SOIとは</u>
 - SOIの絶縁層に新たにSi層(Middle Si)を導入した構造。一定の電圧を印加することで
 TID(Total Ionizing Dose)効果やクロストークを 抑制する。



Double SOIを用いたV_{back}依存性測定

- 測定条件
 - 入力電圧 T_{IN} = 100mV(2,500e⁻),
 - センサーバイアス V_{back} = 0V, 3V, 5V, 10V, 30V, 50V, 100V

▶ V_{back} = 100Vにおいても応答波形、ゲインは安定している



これまでの課題(大面積TEG)

- 大面積TEGの目的
 - 各CHのノイズレベルを測定し、 適切な閾値を設定することで MIPシグナルの観測を行う



Discriminator

正常なCHにおけるノイズレベル分布



- <u>Discriminatorの異常な振る舞い</u>
 - ACHのノイズレベルを評価する際
 (CDiscriminatorの異常な振る舞い)
 を確認
 - MIP検出に適切な閾値を設定 出来ない
 - ▶ その原因特定を行った

ノイズレベル評価試験

- 入力電圧を入れずに、各閾値に対し1000回のDiscriminator応答を測定
 →DiscriminatorがHitと判定した割合を評価した
 - ▶ 相補誤差関数Erfc(x)を用いた評価を行い、ペデスタル値μとノイズσを測定する

$$1 - Erfc(x) = 1 - \frac{2}{\sqrt{\pi}} \int_x^\infty \exp^{-t^2} dt \qquad x:$$
入力閾値
$$t = \frac{x - \mu}{\sqrt{2}\sigma}$$

▶ 一部異常な分布を示すCHが存在→問題解決に取り組んだ





試作機PIXOR2性能評価

- PIXOR2概要
- アナログ回路評価試験
- デジタル回路評価試験

試作機PIXOR2

ピクセル構成をより実機仕様に PIXOR2はPIXOR1のデジタル回路機能、 改良したチップ アナログTEG

基本情報(PIXOR1からの変更点)

ピクセルサイズ 35μm(φ)×70μm(z)

搭載TEG

デジタル

TEG

- アナログTEG(16×16ピクセル:16OR) Pre-Amp, Discriminatorもモニター可
- デジタルTEG PIXOR1CHをまとめる機能(PIXORSP) を搭載
- 大面積TEG アナログ ~ デジタル一連の動作を確認

面積TEG	変更点	PIXOR1	PIXOR2
	ピクセル数	25μm(φ)×40μm(z)	35μm(φ)×70μm(z)
	OR数	40R (4×4ピクセル)	16OR (16×16ピクセル)
	アナログ回路モニタ端子	Shaper	Pre-amp, Shaper, Discriminator
	デジタル回路試験対象	PIXOR1CHのみ	Super Pixel単位で試験
014/2/17		修士論文発表会	24

6mm

6mm

大



デジタル回路評価 (PIXOR1CH)

<u>測定結果@50MHz</u>



- 1. DIS_HITの入力により対応 するカウンタがTrigger Latency 時間をカウントダウン開始する
 - カウンタが2個ついているため、
 連続Hitにも対応 ©

デジタル回路評価 (PIXOR1CH)

<u>測定結果@50MHz</u>



- 1. SYNC_HITの入力により対応 するカウンタがTrigger Latency 時間をカウントダウン開始
- Trigger Latency時間をカウントする カウンタ値が1になると リセット信号(CNT_RST)がHighに なる

デジタル回路評価 (PIXOR1CH)

<u>測定結果@50MHz</u>



- 1. SYNC_HITの入力により対応 するカウンタがTrigger Latency 時間をカウントダウン開始
- Trigger Latency時間をカウントする カウンタ値が1になると リセット信号(CNT_RST)がHighに なる
- TRGとCNT_RST信号が一致した時のみ、PIXOR1CHの出力である TRG_HITがHighになる (カウンタ値が0でHit信号が出力)
 - 50MHzにおけるPIXOR1CHの 正常動作を確認





2014/2/17











出力信号



最後のイベント(DIS_HIT[10])を 取り込むとFIFOが満杯になってしまう → Hit情報は捨てられるため出力されない



出力信号



 50MHzにおけるPIXORSPの 正常動作を確認

まとめ

Belle II実験の崩壊点検出器導入を目指すSOI検出器:PIXORの性能評価を行った

- <u>PIXOR1</u>
 - ノイズレベル測定で異常な現象を見つけ、その一部には対処出来たが高い 閾値でのノイズが発生する課題に対してはまだ完全に解決されていない
 - Double SOIを用いたCircuit On Sensor構造の安定動作を確認
- <u>PIXOR2</u>
 - 16OR構造では寄生容量増加によるゲインの低下を確認した
 - 実機仕様に近いデジタル回路は50MHzでの正常動作を確認

➢Belle II実験でも動作することを実証 ☺

PIXORロードマップBelle II崩壊点検出器 PXD+SVDSVDの物理TID効果Double SOI PIXOR1の測定結果DiscriminatorPIXOR2アナログ回路試験



バックアップ

PIXORロードマップ

2014年2月時点でPIXOR3まで存在している。 •







	PIXOR1	PIXOR2	PIXOR3
ピクセルサイズ	25μm(φ)×40μm(z)	35μm(φ)×70μm(z)	35μm(φ)×70μm(z)
チップサイズ	6mm	6mm	6mm
搭載TEG	アナログ、デジタル、 大面積TEG	アナログ、デジタル、 大面積TEG	大面積TEGのみ
総ピクセル数			2,688(=16 ² ×4×7)
その他		デジタル回路機能が より増強	p型Double SOI基板対応

Belle II崩壊点検出器 PXD + SVD





- Pixel Detector
 - 8×10⁶ pixels
 - 位置分解能[※]~15 μm
 - 時間分解能 ~ 20 μsec 8



- Silicon Vertex Detector
 - 22×10⁴ strips
 - 位置分解能 [※]~ 12 / 25 μm
 - 時間分解能 ~ 3 nsec ☺



• PXDとSVDの組み合わせにより、崩壊点 検出器として優れた性能を発揮する

※VCI 2013 スライドより 2014/2/17

SVDの物理

- SVDはK_sなどの比較的寿命の長い粒子の崩壊点を測定する
- b \rightarrow s γ 遷移や、B \rightarrow K_s $\eta \gamma$ の再構成など、K_sは新物理の探索に有効である
- b → s γ遷移
 - ループを回る思い新粒子探索に 有用
 - 新物理モデルに強い制限を与える



- 標準模型で抑制されているB・反B 中間子の干渉を探索することで新 物理を探索する



Total Ionizing Dose(TID)効果



BOX層に蓄積したホールを、 Middle Siに補償電圧を印加 することで影響を抑える (back channelの形成を抑える)



ホールトラッノによる阈値変動か 負電圧を印加することで、未照射時に ほぼ等しくなっている

Discriminator回路





Double SOIのV_{back}依存性測定

- Middle Siに0.2Vを印加し、V_{back}に対する応答波形の変化を測定した。
 - 印加電圧 : V_{back} = 0, 3, 5, 10, 30, 50, 100V
 - 入力電圧:T_{IN} = 100mV (2,500e⁻に相当)



Single SOI時に見られたパルス幅の増加は確認されなかった。

- ➢ Double SOIにより解決出来た。
 - しかし、一部CHに振動を確認
 - → 適切なバイアス電流値には個体差があると考えられる。

Middle Siへの印加電圧依存測定

- Middle Siに印加する電圧を変化させ、V_{back}に対するゲインの変化を 測定した。
 - 印加電圧: V_{back} = 0, 3, 5, 10, 30, 50, 100V
 - $: V_{mid} = -0.2, -0.1, 0, 0.1, 0.2V$



V_{mid}を正に振った時の方がゲインは安定していることが分かる。 ▶ ダイオードが閾値を超え、安定して電流を流すようになったと 考えられる。

Double SOIによる⁹⁰Sr線源応答結果

⁹⁰Srによる応答波形

Te	k Run			Ū				Trig?	_
			Ţ						l
			Δ						l
									Ľ
						للم يتعادي الم			i.
						X 75 F			l
									l
			-1 χ						l
									l
	him and the second second	an contractor from	innel 🖓 👘	الالالاليون وزوالا الطبول	NTO BE AND A DESCRIPTION OF THE PARTY OF THE	i in an i an i an i an i an		alanda ayal dalam bilan katalan yana dalam katalan salam	
			Λ.						ł
									I
							_ · · · · · · · ·		Ē
~									i.
-						1 / / ! !			l
									l
			Number of Concession, Name						l
	البرا بأبيد مغرابة مشاميه معربي بنز	الايبيدارة المريبية المتصيحيا	·····	مي و و التي و دو المحلول الم	ويعتبر والمحاجز ويعتر والم	والمتحد والمتحد والمتحد والمتحد والمتحد والمتحد	laine a companya and a second	All All Market Manufal Street of Market Market	Ľ.
									l
	· ·								ł
									i.
									Ľ,
									i.
									l
									Ľ,
~									Ċ,
									l
		2 200m	V (3) 200						ł
		Value N	Aean Min	Max	Std Dev	.00µs	1.00GS/s	2 J 1.40 V	η
	2 Amplitude	576mV 1	77m 112m	576m	82.0m	→ - 2.32400µs	10k points		J
	Туре	Source	Coupling	Slope	Level		Mode	(21 Mar. 2011	5
	Edge	2	DC	\mathcal{I}	1.40 V		& Holdoff	21 Mar 2013	ł
									2

 Double SOI構造でCircuit On Sensor 構造である、計数型SOI検出器での 線源応答確認は初である。

PIXOR2アナログ回路概要



• 2DIODE構造



PIXOR1にて、その正常動作を確認された構造。

PIXOR2では小型のダイオードを使用 (ピクセルサイズを稼ぐため)

PIXOR構造により、信号電荷が減少するのを懸 念したために導入した構造

Y 方向

プリアンプ

▶ 2分割後、各方向(X/Y)にPre-Ampを設置

2PREAMP構造

X方向

PIXOR2 アナログ回路評価

- アナログ回路部ゲインのV_{back}依存性を測定した
 - 入力電圧 T_{IN} = 200mV
 - センサーバイアス V_{back} = 0V, 3V, 5V, 10V, 20V
 - 高いV_{back}におけるゲインの低下、アナログブロックゲインが 非常に小さいことが判明(PIXOR1の1/10以下に)



- Pre-AmpゲインのV_{back}依存 → 高電界によるダイオードへの影響
- Pre-Amp + Shaperゲインの低下 → 配線長増加(4OR→16OR)による寄生容量の増加
 ➢ Circuit On Sensor + Double SOI構造を用いての、V_{back}依存の解決と
 ゲインの回復確認が必須

2014/2/17

SYNCの動作結果

SEQの 動作結果

HTC + TRCの動作結果

SPQRの動作結果

SPARの動作結果