

崩壊点検出器

<性能を決める要素>

読み出し速度等デザインを決める重要事項

LHC

- 放射線耐性 (flavor tag)
- Belle₂
 - Trigger rate (Bの崩壊寿命差 σ₇<20um)

- トレイン間200ms(5Hz)、バンチ間600ns、両方ながい。
- トリガなし。放射線制約きつくない。性能が物理で決まる。 1トレイン
- 高効率、高純度のフレーバー同定

	LHC(ATLAS)	Belle 2	ILC
放射線耐性[1/year]	3Mrad (ion rad.)	2Mrad(belle: 10krad)	100krad
Bunch X→Trigger rate	40MHz→100kHz	500MHz→30kHz	1.7MHz→No-trigger
崩壊点分解能(a,b)	(12um,70um)	σz <20um (belle 80um)	(<5um,<10um)



~1ms



~200ms

ILCで欲しい分解能



▶ 20x20x50um3 以下のピクセル検出器が必要

Pixel 占有率

■ 他に考慮すべきこと

- 1.レイヤを衝突点に近づけたい。
- 2.正確なトラッキングするのにピクセル占有率を抑えたし

■ 両方を満たす解

- − 1トレインを複数回読み出し(時間分割)
 ◎ 時間分割の数を増やせば、BG増にも対応可。
- ピクセルをさらに小さくし、トレイン間で読み出す
 ☺位置分解能がさらにアップ
- > 後者にはCCDがいいのではないか?





FPCCD(Fine Pixel CCD)

■ CCDとは、

- 信号処理は、転送後の共通回路でなされる。一つの処理システムの 単位をchannelという。
 - ☺センサー上に回路ないため、ノイズ小さい。小型化、薄型可能。
 - ⊗転送するため、比較的時間かかる<u>。消費</u>電力が高め。
- FPCCDとは、
 - 5x5x50um2 თCCD
 - 50um Si total
 - 15um 有感領域
 - ILCの200 ms で読み出し 可能。



FPCCD崩壊点検出器の特徴



読み出し回路への要求性能

7

■消費電力 < 6mW/ch (ASIC)</p> - クライオスタット(-40℃)内に設置。 - 総消費電力<100W センサーモジュール ■読み出し速度>10Mpix/sec 8ch 128 Sensor ASIC - トレイン間(200ms)で1.6x10¹⁰ 20,000 pixelを6000ch並列読み出し 入射粒子 ■信号測定精度 < 30電子相当 - 小さな信号レベル:~500電子 15um - ノイズレベル + AD変換精度< 30 電子相当 ▶ 全ての要求を満たす読み出し回路を開発 信号レベル信号レ

~500e

~1500e

ASICデザインの基本方針

■ 消費電力<6mW/ch

- 読み出し回路での主な消費電力源はADC
- 電荷再分配型ADCを使用
- 読み出し速度>10 Mピクセル/s
 - 5Mピクセル/sのADCを二つ用いる。
- 入力信号の測定精度 <30電子相当
 - ノイズ:ローパスフィルタ(LPF)、相関二重サンプリング(CDS)をもちいる。



電荷再分配型ADC

■ 電荷再分配型ADC

- キャパシタで生じた電圧/電荷を利用した逐次比較型ADC(切り崩し型)
- 比較結果によって基準電荷の足し引きを決める。(電荷再分配)
- 低消費電力
 - 逐次比較→コンパレータ1個
- 高精度
 - バイナリ探索
- 読み出し速度(サンプリングレート)
 - 要求性能を満す程度まで実現可



0

1

1

0

- し・か・し!!(他のADC,回路も含めて)
 - 予期せぬ寄生容量、スイッチのノイズなど抑制しないといけない。
 - 回路自身の出す様々なノイズの影響なども考えないといけない。
- ▶ 特にADC内スイッチnoise対策や足野警電荷の大きさが正確になるよう対策。

二次試作ASIC評価結果

- 消費電力: 30.9 mW/ch (この試作では狙っていない->次試作)
- 読み出し速度 :10Mpix/s の動作確認
- 読み出し精度/ノイズ
 - ノイズ:ペデスタル分布

入力電圧 x: f(x): フィット線 data(x): ADC出力

- 出力→入力の変換精度: 微分非直線性 $\equiv f(x) - data(x)$





二次試作ASIC+CCD

■ CCD(浜松ホトニクス製造)

- 12x12um² two phase CCD
- thickness:epi layer 15um, Si total 50um
- ※最新ニュース:6um²CCD納入。動いている!
- Fe55 (γ線)

11

- 照射時間10s,-40℃
- S/N : 37 (Single pixel hit ext)
- energy resolution: 120 eV
- Sr90 (ベータ線)
 - 隣り合うピクセルへの染み出し少ない。
- Pedestal analysis
 - Noise ~50 e- (CCD 読み出しが主なノイズ源)
- ▶ 低雑音、高感度、全空乏化の影響みられる。
- ➤ 二次試作ASICは、消費電力以外の全ての要求を満たす。

B workshop





三次 試作 ASIC デザイン

- 三次試作ASIC
 - 低消費電力試作回路:5.6mW/ch <6mW/ch
 - TSMC CMOS プロセス 0.25um
- 消費電力対策
 - 回路の簡素化
 - レシーバ等、省エネ回路に代替
 - プロセスの微細化(0.35→0.25um)
- プロセスの変更に伴って
 - コンパレータ動作速度上昇
 - スピードコントロール機能を搭載。安定動作を補助
- ▶ 100MHz CK(10Mpix/s)動作確認できた



三次試作の微分非直線性(DNL)向上

<二次試作ASIC>

13

■ DNL @ 低周波数

- AD変換するときに足し引きする電荷がまだビット重みがずれている。

■ DNL @ 高周波数 (100MHz CK、10Mpix/s)

– 大きなビット切り替えの際、判断に時間かかる。高周波数ついていけない。
 > プロセス微細化+スピードコントロール

<三次試作ASIC>

▶ DNL精度向上が見られた。



三次試作でのその他の向上



Return zero → non return zero

14

- パルス幅が長い(10ns), 高速でのサンプリングが容易



FPCCDの今後とまとめ

CCD

- 大型ウエハーCCD
- 6um CCDの評価
- 放射線耐性の評価(ビームテスト)

ASIC

- 3次試作回路100MHz CKの評価

CCD+ASIC

- 他

- ビームテストでFPCCDの分解能を求める!!







BACKUP