第5章 試作読み出しASICの性能 評価

5.1 読み出しASIC 試験用基板

開発したチップの評価を行うために評価用試験基板を製作した。その写真を 図 5.1 に示す。アートワーク及びチップを含めたパーツの実装はジー・エヌ・ ディー社 [20] に依頼した。試験基板では主にチップへの電力供給、入出力信号 の引き出し、バイアス電圧生成回路へ流入する電流の生成、可変抵抗により ADC の基準電圧生成を行っている。また設置したテストパルス入力用端子よ りファンクション・ジェネレータを用いて CCD の出力を模擬した信号を入力 することで、回路の動作試験が行える。

5.2 ASIC 性能評価読み出しシステム

試作した読み出し ASIC の性能評価を行うために読み出しシステムを開発した。システムの全体図を図 5.2 に示す。読み出しシステムは回路のパラメータ設定を行う KEK-VME GPIO ボード (GNV-250)、回路の動作指令信号の送信と信号のデジタル処理を行う読み出しボード、そして PC に転送された信号を処理するソフトウェアに分類される。図 5.3(a) に GNV-250、図 5.3(b) に読み出しボードの写真を載せる。テストパルス入力にはエヌエフ回路設計ブロック社製ファンクションジェネレータ WF1973 を使用した。読み出しボードよりテストパルストリガーが入力され、テストパルスを生成し ASIC へ出力する。以下にそれぞれの説明を述べる。

5.2.1 ASIC のパラメータ設定

開発した ASIC は各チャンネル毎にローカルコントロールレジスタを持って おり、外部からデジタル信号を入力することでゲインやローパスフィルターの



図 5.1: 試作 ASIC 評価基板



図 5.2: ASIC 試験セットアップ

調整ができる。回路制御のために KEK-VME6U モジュール (GNV-250) を使用 した。GNV-250 には FPGA (Field Programmable Gate Array) が実装されてお り、論理回路設計には ISE (Integrated Software Environment) を使用し、ハー ドウェア記述言語には VHDL (VHSIC (Very High Speed Integrated Circuits) Hardware Description Language) を用いた。また GNV-250 に実装されている CPLD (Complete Programmable Logic Device) では VME バスを介した PC と の通信を制御している。パラメータ設定信号には 3.3V 系の TTL 規格である LVTTL を用いた。回路のパラメータ設定はこの GNV-250 を介して PC より 行う。

5.2.2 ASIC からの出力信号の転送

ASICからの出力信号の転送は数十Mbpsという高速で行う必要があり、GNV-250では達成ができない。そこで高速処理が可能な専用の読み出しボードを開 発した。読み出しボードの役割は読み出しASICからのデジタル信号を高速処 理し、PCへ転送することである。またこの読み出しボードではVME 通信も 可能である。読み出しボードにはCPLD、メインのFPGAに加えてSiTCP用 FPGAが搭載されている。

SiTPC とは FPGA により TCP/IP の処理を実現したネットワークプロセッ



図 5.3: 読み出しシステムの各パートの写真

サであり、Ethernet を用いてデータ転送を実現する [22]。近年の高エネルギー 物理学実験における膨大なデータを処理するために、KEK の内田氏により開 発された技術である。読み出しボードに搭載された SiTCP は Ethernet を通じ て、ボードでデジタル処理されたデータを PC へと送信する。全てのプロトコ ル処理をハードウェアで行うため、高速転送が可能で Ethernet 回線の帯域上 限で安定して TCP データ転送することができる。開発した読み出しボードで は 100Mbps 対応の SiTCP を用いた。

また読み出しボードではASICの動作の基準となるクロックを生成し、回路 へ動作信号の送信も行う。

5.2.3 DAQ-Middleware を用いた PC での信号処理

読み出しボードから SiTCP により転送されてきたデータは PC で処理さ れる。PC におけるデータ処理のためのソフトウェアの開発には DAQ(Data AcQuisition)-Middleware を用いた [23]。DAQ-Middleware はネットワーク分 散環境下でデータ収集用ソフトウェアを構築するためのソフトウェアフレー ムワークであり、近年 KEK の測定器開発室により開発が進んでいる。DAQ-Middleware は産業技術総合研究所により開発された RT(Robot Technology) Middleware を拡張する形で構築された。XML 文章により DAQ システムを記 述し構成できる。ネットワーク分散環境下でブート可能で、Web インターフェ イス (XML/HTTP プロトコル)を持っており、Web ブラウザからランの制御 が可能である。さらにオンラインモニタでヒストグラムも見ることができる。 本システムでは DAQ-Middleware フレームワークを用いて、読み出しボード から転送されたデータの読み込みからヒストグラムの作成まで行う。

5.3 読み出しASIC 動作検証

5.3.1 シフトレジスタの動作検証

シフトレジスタの基本動作は入力データがクロックによって順次フリップフ ロップの後段に移動していくというもので、データの一時的に記憶する装置で ある。1ビットのデータは1個のフリップフロップにより記憶させることがで きる。シフトレジスタの動作を理解するために図5.4に示す4ビットのシフト レジスタを例にして説明する。シフトレジスタは各フリップフロップのクロッ クを共通にし、データの入力と出力を直列に接続したものである。このシフ トレジスタに入力されたデータはクロックの立ち上がり時にフリップフロップ に読み込まれ、その前に蓄えられていたデータは次段に読み込まれる。図5.4 では1つ目のクロックで1段目のフリップフロップにデータが読み込まれ、ク ロックの立ち上がりに合わせて2段目、3段目、4段目に読み込まれている様 子を示している。4ビットのシフトレジスタはクロックを4つ入れると、それ までに蓄えられていたデータが出力される。

本回路ではチャンネル指定シフトレジスタとパラメータ指定シフトレジスタ が CCR と LCR それぞれにあり、最終段は外部に接続されている。これらに ついて入力信号と出力信号をオシロスコープで確認することにより、正常に動 作するか検証した。

チャンネル指定シフトレジスタの動作検証

チャンネル指定シフトレジスタは読み出しチャンネル8つとCHAIN2を合わせて、9ビットのシフトレジスタである。したがって9発目のクロックが立ち上がる時、外部に信号が出力される。図5.5はチャンネル指定シフトレジスタの入力クロック(SELCK)、入力信号(SELIN)、出力信号(SELOUT)をオシロスコープで測定したものである。1発目のSELCKが入った時にSELINは Highの状態であり、9発目のSELCKが入るタイミングでSELOUTがHighに立ち上がっている。したがって入力されたデータが9発目のクロックの立ち上



図 5.4: シフトレジスタの構成とタイムチャート

がりで出力されており、チャンネル指定シフトレジスタは正常に動作すること が確認できた。

TDS 3	3034C 13	Dec 2010	20:34:28							
Te	k 取込	ф		0						リガ待
			Ţ							
	SEL	.CK	11	11	11	11	1			4
						Taken Taken				
2	SEL	OUI		and the second to			*************	*****	na hiy ny hiyina	1
	SEL	.IN								
3>										
	Ch1 Ch3	2.00 2.00	.: ↓	h2 2.	00 V	M 2.0 ∏→ ▼	00µs /	A Ch1 00µs	у 6	80mV
		dan ta dan ta dan ta		al an						

図 5.5: チャンネル指定シフトレジスタ動作検証 [SELCK(黄):入力クロック、 SELOUT(青):出力信号、SELIN(紫):入力信号]

パラメータ設定シフトレジスタの動作検証

CCR のパラメータ設定シフトレジスタは17 ビットのシフトレジスタである。 したがって17 発目のクロックの立ち上がりで入力されたデータが出力される。 図 5.6(a) は CCR のパラメータ指定シフトレジスタの入力クロック WCK、出 カ信号 DOUT、入力信号 DIN の信号をオシロスコープで見たものである。1 発目の WCK の時、DIN は High の状態であり、WCK の 17 発目の立ち上がり に DOUT が High になっている。また WR はシフトレジスタの動作許可信号 であり、これが High のときのみシフトレジスタが動作する。これより CCR の パラメータ指定シフトレジスタが正常に動作することが確認できた。

LCRのパラメータ設定シフトレジスタは12ビットのシフトレジスタである。 したがって12発目のクロックが立ち上がるタイミングで入力データが出力さ れる。図 5.6(b)にその様子を示す。各信号はCCRのときと同様である。こち らも最終段のクロックでデータが出力されており、正常に動作することを確認 した。





(b) LCR

図 5.6: CCR と LCR のパラメータ設定シフトレジスタ動作検証

5.3.2 テストパルスを用いた動作試験

5.1 章でも述べたが、読み出し回路にはテストパルスの入力端子があり、テ ストパルスを用いた試験が可能である。これにより実際に CCD からの信号を 入力せずとも、読み出し ASIC の動作を確認することができる。本 ASIC では テストパルスを入力した際の信号をモニターできるポイントを前置増幅器の直 後と ADC 直前の 2 箇所用意した (図 5.7)。これら 2 点においてオシロスコープ により、テストパルスの入力に対してモニター出力が正常に出ているかを確認 した。そして同様に ASIC からの最終的な出力である ADC 出力も調べた。こ れらの検証の目的は ASIC の動作確認であるため、読み出し速度は要求性能よ り抑えて行った。前者二つが 0.6MHz、ADC 出力が 0.3MHz で測定をした。



図 5.7: モニター出力の測定点

(A) 前置増幅器直後における回路動作検証

前置増幅器が正常に動作しているか確認するためにモニター出力Aを調べた。図5.8にテストパルス信号とモニター出力Aを示す。いずれもテストパルス信号が立ち上がるタイミングでモニター出力がHighになっている。また図5.8(a)は前置増幅器による増幅率が1の場合で、図5.8(b)が増幅率5の場合である。増幅率1のときの信号の高さに比べて、増幅率5のときは5倍大きいことが確認できる。これらより前置増幅器が正常に動作していることが確認できた。



(a) 増幅率:1

(b) 増幅率:5



(B) ADC 直前における回路動作検証

LPFとCDSが正常に動作しているか確認するためにモニター出力Bを調べた。図 5.9 にテストパルス信号とモニター出力Bを示す。LPF後の信号は差動信号であるため、差動の両方の信号を確認している。いずれもテストパルス信号が立ち上がるタイミングでモニター出力がHighになっている。これよりLPFとCDSは問題なく動作しているといえる。

(C) ADC 出力の検証



図 5.9: ADC 直前のモニター出力 (差動信号)

最後にADCが正常に動作しているか調べるために、読み出し回路の最終的 な出力であるADC出力を調べた。図 5.10 にオシロスコープで見た信号を示 す。上からテストパルス、A/D 変換開始の信号である CONV、A/D 変換終了 の信号 CONVEND、ADC 出力である。CONV はもう一方の ADC には反転し て入力されており、一方の ADC において CONV が Low のとき、他方は High となり A/D 変換が交互に実行される。CONVEND は A/D 変換が終了した次 のタイミングで出される信号である。図 5.10 より CONV、CONVEND の信号 は正常に出力されている。

A/D 変換後、信号は1ビットずつシリアルに出力される。1ピクセル分の電 荷情報はサインビット+6ビットの計7ビットのデータとして変換される。図 5.10の1ピクセル分の情報(白枠)に注目すると、まずサインビットを出力し、 次に1クロック分空けてから最上位ビット、再び1クロック分おいて残りの5 ビットが連続で出力される。したがって CONVEND の1クロック分も含めて、 1ピクセルの情報は10クロック分使って転送される。サインビットと最上位 ビット、最上位ビットと残りの5ビットの間に1クロック分の余裕を持たせた 理由は、電荷の移動時間にある。上位2ビットはキャパシタ間を移動する電荷 の量が多いため、1クロックで全ての電荷が移動することが難しい可能性があ ることを考慮し、このような対策をとった。ADC 出力の1(High)、0(Low)を 見ると、一定のテストパルス電圧に対し、同じ A/D 変換結果が得られている ことが確認できる。

以上より低速 (0.3MHz) の読み出しでは ADC の動作に問題がないことが確認できた。



図 5.10: ADC 出力:テストパルス (黄)、A/D 変換開始の信号である CONV(水色)、 A/D 変換終了の信号 CONVEND(紫)、ADC 出力 (緑) である。

5.4 読み出しASICの性能評価

5.3 章より、読み出しASICが正常に動作することが確認できた。次に、この開発したASICの性能評価を行っていく。項目は読み出し速度、ADCの線型性、ノイズレベルの3点である。

5.4.1 読み出し速度の評価

最初に、読み出し速度が要求性能の10 MHz を達成できるかを評価した。図 5.11 は読み出し速度1.5 MHz と要求性能10 MHz でのペデスタル分布である。 ペデスタル信号とは信号が何も来ていないときの信号レベルを意味する。ASIC からの信号はサインビット1ビット+6ビットであるため、-64 から 63ADC カ ウントの範囲をとる。読み出し速度1.5MHz の (a) のペデスタル分布は幅が狭 く、ペデスタルとして本来あるべき分布となっており、ASIC によって A/D 変 換が正常に行われている。一方、(b)10MHz の分布は(a) とは明らかに異なる 分布となっており、A/D 変換が正しく実行されていない。また中心値が0 か らずれているのはどこかでオフセットが入ってしまっている影響と考えられる が、これは補正をかければ問題にならない。

以上より、本 ASIC では読み出し速度に関して要求性の 10 MHz には到達し ておらず、1.5 MHz までは正常に動作することが確認できた。



(a) ペデスタル分布:読み出し速度1.5MHz (b) ペデスタル分布:読み出し速度10MHz
 図 5.11:読み出し速度の検証

5.4.2 ADCの線形性

次に ADC の線型性の評価を行った。Function Generator より-35 mV~0 m Vで5 mV刻みのテストパルスを入力して、出力された ADC カウントを測定 した。CCD のキャリアは電子であるため、入力電圧は負の範囲のみで測定を 行う。各入力電圧で CCD1 チャンネルあたりのピクセル数に相当する 65536 回 の A/D 変換を行い ADC カウントの分布を作成し、その中心値を各入力電圧 の ADC カウントとした。測定結果を図 5.12(a) に示す。横軸が入力電圧、縦軸 が ADC カウントである。測定結果を直線でフィットし、線型性の評価を行っ た。フィット線とプロットのずれ (Residual) を定義し、線型性を定量的に見積 もった。Residual は以下の式で定義される。

$$Residual(\%) \equiv \frac{\Delta y}{y_{max} - y_{min}} \times 100$$
(5.1)

今、 Δy はプロットと直線との差を意味し、 y_{max} は最大入力電圧 (0 mV) でのADC カウント、 y_{min} は最小入力電圧 (-35 mV) でのADC カウントである。 Residual をプロットしたのが、図 5.12(b) である。入力電圧-35 mV~0 m V の範囲で Residual は±1%程度であり、線型性が十分良く得られることが確認できた。

5.4.3 ノイズ評価

ノイズレベルの評価



最後に、ノイズレベルが要求性能 30 電子以下を達成できるかを評価した。 ノイズレベルはペデスタル分布の幅から見積もる。図 5.13 に図 5.11(a) を拡 大した図を示す。線型性の評価のとき同様、65536 回の A/D 変換の結果をプ ロットした。この分布の横軸は ADC カウントで、RMS(Root Mean Square) は 1.01ADC カウントであった。これを電子数に換算するには以下のようにす る。図 5.12(a) の傾き 0.5 mV と、CCD で 1 電子当たり 5 μ V に変換されるこ とから、ADC カウントと電子数の関係は次式で表わされる。

$$1ADC = 0.5mV \times \frac{8pF}{20pF} \times \frac{1e}{5\mu V} = 40 \ \text{@F} \tag{5.2}$$

ここで8 pF はテストパルスの入力容量、20 pF は CCD の信号の入力容量で ある。したがって 1ADC カウントは 40 電子に相当する。この変換式は前置増 幅器のゲイン最大のときに相当する。ゲインを下げていくと、1ADC カウント あたりの電子数は大きくなる。ノイズレベル評価の際はゲインを最大に固定 し1ADC カウントあたりの電子数を小さくして、より細かく評価できるよう にした。

今、RMS=1.01であるのでノイズレベルは、

$$RMS = 1.01ADC カウント = 1.01 \times 40$$
 電子 ~ 40 電子 (5.3)

と見積もることができる。これより要求性能 30 電子には達していないことが わかった。

しかし改善の余地は残されている。1つ目は図 5.13 を良く見ると、-7ADC カ

ウントが 2000 以上出力されているのに対し、-8ADC が 1 つも出力されていな い。他にもこのように出力されない特定の ADC カウントが見られた。何らか の理由で ADC で出力されない ADC カウントがあることが考えられる。これ が改善できれば分布の幅が今より小さくなりノイズレベルが小さくなると考え られる。2 つ目は 1 ADC カウントに対する電子数が 40 と大きいため、今回の ような小さなノイズレベルを評価するのには分解能が十分でないという問題で ある。1 ADC カウントがもっと小さな電子数に対応するように設定すれば、 より細かくノイズレベルを評価でき改善されると考えられる。これらの問題点 は次回試作時に対策を行う。



図 5.13: ペデスタル分布 : 1.5MHz 拡大図

ノイズの温度依存性の評価

崩壊検出器は読み出し回路を含めて、-50℃に冷却されたクライオスタット内 に設置することを予定している。したがって読み出し回路は室温だけでなく-50 ℃程度の低温でも小さなノイズレベルで動作することが要求される。そこでノ イズレベルの温度依存性の評価を行った。冷却装置は図 5.14 に示す yamato 社 製の小型恒温恒湿器 IW242 を用いた。読み出し回路をこの小型恒温恒湿器の中 に入れ、-40℃~20℃まで、10℃刻みでペデスタル測定をし、ノイズレベルを 見積もった。その結果が図 5.15 で、横軸が温度 (℃)、縦軸がノイズレベル (電子 数) である。ノイズレベルが最小であったのは-20℃のときで、RMS=0.69ADC カウント~28 電子、最大は-40℃のときで RMS=1.1ADC カウント~44 電子で あった。ばらつきは ADC で約 0.4、電子数で 16 電子である。したがってノイ



ズの温度依存性は小さいことが確認できた。

図 5.14: 小型恒温恒湿槽

5.5 一次試作読み出し回路のまとめ

以上の試作読み出し回路に関する性能評価により、達成された点と明らかに なった問題点をここでまとめる。

5.5.1 達成点

試作回路の各要素の動作確認を行い、低速の読み出しでは全ての要素が正常 に動作していることを確認した。また低速での見積もりではあるがノイズレベ ルは室温で40電子を達成した。要求性能は30電子以下であるためまだ十分で はないが、次回試作では達成できると見込んでいる。またノイズレベルを-40 ℃~20℃で測定し、温度依存性を調べた結果28電子~44電子の範囲を得た。 これより温度を下げてもノイズレベルは十分安定しているといえる。



図 5.15: ノイズレベルの温度依存性

5.5.2 問題点1 ~読み出し速度不足~

読み出し速度に関しては、要求性能 10MHz に対し性能が確認されたのは 1.5MHz であった。これは電荷再配分型 ADC のコンパレータに流入する電流 が高速動作時に不足し、電圧が安定せず変換結果にばらつきが出ていると考え られる。次回試作では、ADC 周りの電源の強化をし高速動作時にも十分な電 流が供給できるよう設計する。

5.5.3 問題点 2 ~ADC カウントの欠け~

ADC カウントの欠けの問題とは、図 5.13 において出力の欠けが見られる点 である。この出力の欠けがどの程度現れるかを調べるために、図 5.16 テスト パルスの電圧を 1mV 刻みに細かく入力し、出力される ADC カウントをプロッ ト(黒)した。このとき前置増幅器の増幅率を最低に設定し、より細かく入力 電圧と ADC カウントの関係を調べた。この図を見ると、1~2 ADC カウント 程度の飛びが確認できる。これは 30~60 電子に相当し、ノイズレベルの要求 性能と同等であるため見逃すことはできない。

この問題の原因は電荷再配分型 ADC のコンデンサアレイの容量比が浮遊容量の存在により崩れていることが考えられる。電荷再配分型 ADC では、蓄えられる電荷比が 32:16:8:4:2:1 のコンデンサ・アレイを用いて 7 ビットのデジタル信号に変換している。したがってこの容量比が崩れると ADC カウントの

欠けが生じうる。ADC カウントの欠けが実際に容量の比が崩れていることか ら起きているかを確かめるために、シュミレーションで検証した。MATLAB 互換のソフトウェア Scilab を用いて、ADC 内の容量比を 32:16:8:4:2:1 のから 34.5:19:9.5:5:3:1.5 として、入力電圧と出力 ADC カウントの関係を調べた結果 が図 5.16 である。黒のプロットが測定値、赤線がシミュレーション結果であ り、両者は非常に良く一致している。この結果より、ADC 内の浮遊容量が原 因で容量比が崩れ ADC カウントの欠けが生じていると確認できた。浮遊容量 を持ちうるのは、容量素子の底面電極とシリコン基板の間、そして容量の接続 を切り替えるスイッチ内である。次回試作では、これらの浮遊容量の影響が除 去できる設計とする。



図 5.16: 入力電圧と ADC カウントの詳細な関係

5.5.4 問題点3 ~ 消費電力が大きい~

ここまで消費電力の測定に関しては言及しなかった。その理由はASICの構造上、1 チャンネル分の消費電力を実測することが難しいためであり、今回はシミュレーションで評価を行った。その結果、要求性能6 mW/ch に対して、得られた結果は13 mW/ch であった。また現状ではアナログ部とデジタル部で同程度の消費電力であった。この消費電力の問題も残された課題である。

第6章 試作FPCCD 読み出し試験

本章では開発、性能評価を行った読み出しASICを用いて、試作 FPCCDの 読み出し試験を行う。

6.1 FPCCD 試験用基板

図 6.1 に FPCCD 試験用基板の写真を示す。試験に用いる CCD は、型名 VTX-CCD 5866 SPL、シリアル番号 BWK1 21-CP201-07 である。パッケージング された FPCCD を図 6.2(a) に示す。基板左下には CCD を駆動する 18 ピンの ドライバーカードが設置される (図 6.2(b))。これでクロック電圧を CCD に供 給できる電圧に変換する。CCD を駆動するためには、複数の電源が必要とな り、ドライバーカードには (+13.5 V、-13.5 V、GND) が供給され、+3 V、+8 V、+10 Vが直接 CCD に供給される。また CCD と回路の間には、エミッタ フォロア回路がある。エミッタフォロアとは、エミッタの電位がベース(入力 「信号) に追従する (フォロー) 回路という意味である。エミッタフォロア回路は 電流利得が得られる回路であるため出力インピーダンスが低く、接続された 回路(負荷)による変動が少ないという特徴がある。エミッタフォロアを CCD の後段に接続することにより、回路の出力インピーダンスを下げ出力を強化で きる。本基板では CCD からの出力信号をエミッタフォロアを通して出力イン ピーダンスを下げ、信号レベルを減衰させずに読み出し回路に接続することが できる。また出力エミッタ直流電位は常にベースより 0.6V 低くなる。エミッ タフォロアには電源より+10Vが供給される。

6.2 FPCCD 読み出しシステム

図 6.3 に試作 FPCCD 読み出し試験のための読み出しシステムを示す。基本的には図 5.2 と同様で、この読み出しシステムで評価基板を図 6.1 に変更し、試作 FPCCD を接続した。CCD の出力が読み出し回路に入力される。また FPCCD



図 6.1: FPCCD 読み出し評価基板



(a) パッケージングされた
 (b) FPCCD 用ドライバーカード
 FPCCD

図 6.2: FPCCD とドライバーカード

を動作させる信号を出力する論理回路を新たに読み出しボード上の FPGA に 実装した。

6.3 試作 FPCCD の性能評価

以上で示した読み出しシステムを用いて FPCCD からの信号を読み出した。 まず動作検証を行い、FPCCD と読み出しシステムの性能評価を行った。なお 読み出し速度は 1.5 MHz である。



図 6.3: FPCCD 読み出しシステム

6.3.1 FPCCD 動作試験

図 6.3 のシステムを用いて試作 FPCCD の動作試験を行った。読み出し速度 は 1.5MHz である。CCD から出力され、エミッタフォロアを通った後のアナ ログ信号を調べた。測定は CCD には十分光をあて飽和させた状態で行った。 図 6.4 がその信号の波形である。リセット信号の立下りのタイミングで、CCD の出力信号は基準電圧に戻り、水平方向クロックのタイミングで電荷情報の電 圧が出力される。以上よりエミッタフォロアも含めて、FPCCD は正常に動作 していることが確認できた。

6.3.2 2次元ペデスタル画像

1 チャンネル分の信号を 2 次元 ADC カウント分布に焼き直したのが図 6.5 で ある。(a)の図は CCD を暗室 (小型恒温恒湿槽)に入れて室温で撮ったペデス タル画像である。色は ADC カウントの大きさを表わしており、全てのピクセ ルで小さい値で均一な分布である。本試作 FPCCD では有感領域 512 ピクセ ルの両側にそれぞれ 4 ピクセルのブランク+4 ピクセルのダミーがある。した がってチャンネルの両側 8 ピクセル分は意味のない値が詰まっている。実際に 図 6.5 の両隅に大きな ADC カウントを持つ列があるが問題にならない。

一方、図 6.5(b)の図は、小型恒温恒湿槽を-40℃に冷却し、その中に FPCCD と読み出し AISC を入れたときの 2 次元 ADC カウントペデスタル画像である。 ADC カウントの大きさと配色の違いに注意してみると、1 チャンネルの中で のピクセル間の ADC カウントのばらつきが室温の場合と比較してかなり小さ



図 6.4: FPCCD 動作試験: CCD 直後の信号 (緑)、水平方向クロッ(黄色)、リセット 信号ク (水色)

くなっているように見える。この CCD1 チャンネルのピクセル間のばらつき を含むノイズに関しては、6.3.4 章で詳しく見ていく。

6.3.3 LED 照射試験

次に CCD に LED の光を照射し信号を読み出した。CCD には作成したフォ トマスク (図 6.6(a))を被せ、その上から LED の光を照射した。フォトマスク は真鍮でできており、サイズば 2 cm×2 cm、文字サイズば CCD の1 チャンネ ルに収まるサイズ 1 mm×1 mm とした。図 6.6(b) に、その 2 次元画像を載せ る。フォトマスクに書かれた「ILC」という文字がきちんと再構成できた。こ れより読み出しシステムで CCD からの信号が正常に読み出せていることが確 認できた。

6.3.4 CCD1 チャンネルのノイズ評価

6.3.2 章で示した1チャンネル分ノイズに関して調べるために、まず CCD1 行分の信号を調べた。CCD1 チャンネル 128 行分の内 60 行目の ADC カウン トの分布を図 6.7 示す。横軸がピクセルの位置 (0~530)、縦軸が ADC カウン トである。(a) が室温、(b) が-40 ℃に冷却した場合であり、冷却することで明



図 6.5: 2 次元ペデスタル画像

らかにピクセル間の ADC カウントのばらつきが小さくなっている。また室温 時において ADC が急に大きくなるピクセルがいくつか見られる。しかし冷却 することで消えているため、温度と関係が深いダークショットノイズまたはリ セットノイズが原因と考えられる。

次に、1 チャンネル分の信号を読み出した際のノイズを定量的に評価するた めに、有感領域の全てのペデスタルの ADC カウントをヒストグラムに詰め た (図 6.8)。室温の場合、分布の RMS は 2.9ADC カウント、-40 ℃冷却時では 0.8ADC カウントであった。前置増幅器のゲインは最大に設定しており、式 5.3 を用いて電子数に変換すると、ノイズは RMS でそれぞれ 116 電子と 32 電子で あった。したがって冷却することで要求性能 (50 電子) より小さなノイズを得 られることがわかった。

6.3.5 読み出しシステムの読み出しノイズの評価

次に読み出しノイズを評価する。読み出しノイズは1ピクセル分のペデスタ ル信号を500回読み出し、その分散(RMS)を測定することで評価する。1ピク セルのみの測定を行うことにより、固定パターンノイズの影響は除去できる。 この測定は図 6.9 で示すピクセル1~9の9つのピクセルに関して行った。



(b) LED 照射時の画像

図 6.6: LED 照射試験

図 6.10 は室温時のピクセル毎のペデスタル分布である。分布の RMS を見積 もったところ、ピクセル1から9で ADC カウントで1.7~2.5 という値が得られ た。ゲインの設定は最大であるため式 5.3 に従い、電子数に換算すると 68~100 となり、平均は 91 電子であった。表 6.1 にそれぞれのピクセルのノイズレベル をまとめる。FPCCD 崩壊点検出器システム全体 (FPCCD センサーと読み出 しシステム)で要求される1 チャンネル当たりノイズレベルは 50 電子である ため、どのピクセルに関しても要求には達していない。

次に FPCCD と ASIC を-40 ℃に冷却して、図 6.10 と同じピクセルに関して ピクセル毎のペデスタル信号を測定した。その結果が図 6.11 である。これらの RMS を評価したところ、ピクセル1から9に関して ADC カウントで 0.84~1.2 が得られた。これは電子数で 30~48(平均:40 電子) となり、9 つ全てのピクセ ルで要求性能 50 電子を達成した。したがって冷却をすればノイズレベルに関 して十分要求性能を満たすことがわかった。

6.4 まとめ

第4章と第5章で開発、性能評価を行った ASIC を用いて FPCCD 読み出し システムを構築し、試作 FPCCD の信号の読み出し試験をした。本システム で正しく信号が読み出せることを確認し、ノイズに関する性能評価を行った。



図 6.7: CCD60 行目のペデスタル分布

ピクセルの位置	1	2	3	4	5	6	7	8	9
ADC カウント:室温	2.5	1.8	2.4	2.3	2.5	2.5	2.4	1.7	2.3
-40 °C	0.95	0.76	1.1	1.2	1.0	1.0	1.1	0.84	1.0
電子数:室温	100	72	96	92	100	100	96	68	92
-40 °C	38	30	44	48	40	40	44	34	40

表 6.1: ピクセル毎のノイズレベル

FPCCDの各ピクセルに関するペデスタルを評価し、FPCCDも加えた読み出 しシステム全体の読み出しノイズを見積もった。ノイズレベルの要求性能が50 電子であるのに対し、室温時では90電子、-40℃冷却時では40電子程度とな り冷却時では要求性能を達成した。



図 6.8: CCD1 チャンネル分のペデスタル分布 (ADC カウント)





図 6.10: ピクセル毎のペデスタル分布 (室温): ピクセル番号は図 6.9 に対応



図 6.11: ピクセル毎のペデスタル分布 (-40 ℃冷却時): ピクセル番号は図 6.9 に対応

第7章 FPCCD崩壊点検出器用第 2次試作読み出しASICの 開発

7.1 第2次試作概要

第5章の最後に述べたように、第1次試作回路にはまだ解決すべき課題が残 されている。第1次試作回路の問題点は次の3つである。

(1) 読み出し速度 10 MHz で正常に読み出せない

(2) 一部の ADC カウントが出力されない

(3) 消費電力が大きい

これらの内、第2次試作では(1)、(2)に焦点を絞って設計の改善を行った。(1) の原因は、高速動作時に ADC のコンパレータに十分な電流が供給されていな いためである。これを解決するために、回路のピン数を増やし新たに電流供給 ラインを確保し、電源の強化を行う。(2)の原因は浮遊容量により、ADC のコ ンデンサ・アレイの容量比が崩れているためである。これを解決するために、 ADC を浮遊容量の影響が出ないような設計にする。第2次試作では、これら 以外にも第一次試作から細かい修正を行っている。本章では、第1次試作から の変更点を中心に第2次試作の構成の詳細を説明する。

なお第2次試作のための回路設計は2度行った。1度目の設計をFPCCD2、 2度目をFPCCD2Bと呼ぶ。第1次試作の結果を受けFPCCD2のレイアウト を作成し、そのレイアウトから浮遊容量を抽出して、実際に生じる浮遊容量の 影響を考慮したシュミレーション(ポスト・レイアウトシュミレーション)を 行った。その結果、ADCの線型性に依然として問題があることが発覚した。そ れを受けてさらに改善を加えたのがFPCCD2Bである。ASICの実際の製作は FPCCD2Bに関して行い、2011年1月5日にテープアウトし2月17日納入予 定である。

本章ではまずレイアウト FPCCD2 の回路構成に関して説明し、そのシュミ レーション結果を述べる。その後、FPCCD2B で行った変更点を述べ、シュミ レーションによる FPCCD2B の動作確認、性能評価結果を述べる。

第2次ASIC開発も引き続き宇宙航空研究開発機構の池田博一教授と共同で 行った。また本試作から信州大学の佐藤比佐夫さんにも開発に加わっていただ いた。

7.2 FPCCD2

7.2.1 FPCCD2の回路全体構成

第1次試作では回路の各要素は正常に動作していたため、全体の回路構成に 関して大きな変更はない。ただ7.1章で述べたように、ADCの電源周りの強 化をするためにピン数80から100に増やした。またADCの変更をし、それに 合わせてCHAIN1の要素の変更も行った。図7.1に第2次試作回路の全体構成 を示す。CHAIN1の回路図を図7.2に示す。

以下、FPCCD2における CHAIN1の1次試作からの変更点を述べていく。

7.2.2 前置増幅器の変更

変更した前置増幅器の回路図を図 7.3 に示す。変更点は 2 つある。1 つ目は 可変であったテストパルス入力容量を 1pF に固定し、ゲインの変更は帰還容 量のみとした点である。実際に CCD の信号を読み出す際には、テストパルス 入力容量は使用しないためこのようにした。2 つ目は、帰還容量の最低設定値 の 0.2pF の容量を 0.1pF を 2 つに分割し、これらの間にはソースフォロアを 介し、2.5pF の容量を挟んだ。この容量は電圧をリセットする際に、信号が振 動するのを抑える役割を果たす。したがって、入力電圧と出力電圧の関係は $V_{out} = -C_{in}/C_f \times Vin$ からずれるが、線型性に関しては影響はない。



図 7.1: 第2次試作回路全体構成:ピン数を80から100に増やした。



図 7.2: CHAIN1B 回路図:赤で囲った要素は信号に対して機能する回路、青で囲った要素はそれを補佐する回路である。



図 7.3: 前置増幅器回路図

7.2.3 ローパスフィルターの変更

ローパスフィルターの変更は、差動ラインへ1つずつ容量を追加した点である。第1次試作では次段の差動増幅器のゲート容量(0.2pF)を積分器として用いていたが、それに更に0.1pFの容量を足した。これはローパスフィルターの精度をあげるための容量の微調整のためであり、周波数特性に影響はない。



図 7.4: ローパスフィルター回路図

7.2.4 相関2重サンプリング回路の変更

相関2重サンプリング回路の変更点は2つである。まず1つ目は、容量補償 回路にリセット機構を付け、リセットレベルの信号をサンプリングするタイミ ングで容量補償回路をリセットを行うことにした点である。この変更により、 変換毎に GND に接続してリセットを実行するため、過去の信号から影響を受 けない。もう1つは、抵抗として用いていた差動増幅器を10kΩのポリシリコ ン抵抗に置き換えたことである。ポリシリコン抵抗は線型性に優れており、最 終的な ADC カウントの線型性の改善につながる [24]。



容量補償回路用リセット回路

図 7.5: 相関2 重サンプリング回路図

7.2.5電荷再配分型 ADC の変更

図 7.6 に第 2 次試作の ADC を示す。電荷再配分型 ADC の変更点は 3 つで ある。

変更1 1つ目はADCコンデンサアレイに関する変更で、浮遊容量により容 量比が崩れていたことへの対策である。容量比の崩れは、

- (1) コンデンサアレイの中の CMOS スイッチにつく浮遊容量
- (2) コンデンサアレイの各容量素子の底面電極とグランド(シリコン基板)の 間につく浮遊容量

の2つが原因で生じていた。



図 7.6: ADC 回路図

(1) に関しては、図7.7 で示す CMOS スイッチ内に並列にビット重みに合わ せた個数のトランジスタを並べることで対応する。MOSFET では製造プロセ スの誤差などにより、設計通りの電流が得られない場合がある。そのような場 合でも同形状のトランジスタを並列に M 個配置することで、MOSFET の電圧 電流変換効率 (トランスコンダクタンス)を調整し、欲しい電流を得ることがで きる。このとき挿入されるトランジスタの個数を M 値と呼ぶ。M=3 の pMOS 構造の例を図7.8 に示す。第2次試作ではビット重みと M 値を合わせ、浮遊容 量もビット重みに対応した大きさになるよう設計した。

(2) に関しては、図7.7のようにコンデンサーを2つにして、それぞれの底面 電極を接地した。こうすることで、上面電極のみに参照電荷を貯め浮遊容量の 影響を排除し、A/D変換が正しく行われるようにした。この変更によりプラス 側とマイナス側の参照電圧が必要となったため、基準電圧を2つに増やした。 また(2) とは関係ないが、第一次試作では上位ビットには500mV、下位ビット には250mV を与え電圧と容量で電荷量を調節していたが、今回は電圧を共通 の±256mV(ADCへの入力2mV が1ADCに対応)と設定し、容量比のみで電 荷量を調節する。

また容量比の崩れを検証できるように確認用ビットを最下位ビットの後ろに 追加した。正常に動作しているとき、確認用ビットは最下位ビットと逆の信号 を出力するようになっている。確認用ビットを見ることで、最下位ビットの精 度が低下していないか確認できる。これは次の変更2のオフセット調整の検証 にもなる。



図 7.7: 容量ブロック回路図



図 7.8: M=3の pMOS 構造

[変更2] 2つ目はコンパレータの設計の変更である。コンパレータでの High、 Low の判断の精度を上げるためにオフセット調整機能を導入した。コンパレー タでは入力信号の差をとりその正負で出力を決定するが、閾値が 0 からずれる 場合がある。このとき下位ビットほど精度が下がってしまう。しかしオフセッ ト調整機能があれば、ずれていた閾値を 0 に戻し高い精度の判断が可能にな る。オフセット電圧は ADC の外部にあるオフセット調整回路 (7.2.8 章) から 供給される。

変更33つ目はモニター回路を追加したことである。以前は、前置増幅器直後とADC直前の2つであったが、さらにコンパレータ前の信号を確認できる

ようにした。

7.2.6 モニター回路の変更

図 7.2 で示したように、モニター回路に関してはモニター出力ラインを1つから2つに増やした。ローパスフィルター後の信号は差動になっており、ラインが2つになったことで差動信号を同時にモニターできる。7.2.5章の最後にも述べたが、モニター出力位置は前置増幅後と ADC 直前に加えて、ADC 内のコンパレータ直前の3つとした。

7.2.7 ローカルコントロールレジスタの変更

ローカルコントロールレジスタの変更点は1つである。コンパレータのオフ セット調整機能を追加したことにより、ローカルコントロールレジスタにおい て設定するパラメータが増えたため、パラメータ設定シフトレジスタを16ビッ トとした。



図 7.9: ローカルコントロールレジスタ

7.2.8 オフセット調整回路の追加

図 7.10(a) に示すコンパレータのオフセット調整回路を新たに追加した。こ れは5 ビットの電流 DAC 回路である。pMOS 定電流源用のバイアス電圧 VH によって供給されるバイアス電流を M 値の異なるカレントミラーで分割し1/5 にする。分割された電流は M 値が1(D0)、2(D1)、4(D2)、8(D3) に設定された nMOS にコピーされる。したがって D0 をオンにすると、M=1 に相当する電 流が流れ、D1 をオンにするとその2 倍の電流が IOUT 端子から流れる。D0 か ら D3 までを全てオンにすると、IOUT から出力される電流量が最大となる。

一方、D4はIOUTから出力される電流の極性を決める。D4がオンのとき、 VDD側から電流が流れ込む。この時D0からD3までオフであれば、この電流 は全て IOUT から出力されるため、流出電流量が最大となる。逆に D4 がオフ のとき、D0 から D4 に電流を供給するために IOUT から電流が流入する。こ のときの流入電流量は D0 から D3 のスイッチにより決まる。

オフセット調整回路の出力ラインは1kΩの抵抗でグランドに落とされており、この抵抗に上で述べたような電流が流れることでオフセット電圧を与える。 したがってオフセット電圧をマイナス側に最大にするためにはD4をオフ、D0 からD4をオンにし、オフセット電圧をプラス側に最大にするためにはD4を オン、D0からD3をオフにする。

実際にコンパレータにオフセットを供給するには図 7.10(b) コンパレータ内 のオフセット回路である。このオフセット回路にオフセット電圧が入力され、 入力信号のオフセットを調整しコンパレータ回路に出力される (TPA、TPB)。



(b) コンパレータ内のオフセット回路

図 7.10: オフセット調整回路図



図 7.11: FPCCD2 の回路図段階での CHAIN1 の線型性と作成したレイアウト

7.2.9 チップレイアウト

設計が終わった段階で回路のネットリストを用いて、回路図段階のシミュ レーションを行い ADC の線型性を評価した。読み出し速度を 10 MHz に設定 し、入力電圧を 0.1 mV 刻みに入力し出力される ADC カウントをプロットし た。その結果が図 7.11(a) である。ADC カウントの飛びは見られず、線型性が きれいに得られている。

このときの 1ADC カウントあたりの電子数を見積もる。図 7.11(a) はゲイン 最大設定時で、この直線の傾きは 4.4mV/130ADC カウント であった。CCD では1 電子あたり 5 μ V に変換されるので、次式のような関係が得られる。

$$1ADC = \frac{4.4mV}{130ADC \, \, \neg \, \dot{\neg} \, \nu \, \triangleright} \times \frac{1 \, \ensuremath{\mathbb{T}} \, 2}{5\mu V} = 6.7 \, \ensuremath{\mathbb{T}} \, 2 \, (7.1)$$

第1次試作では1 ADC カウントは40 電子と大きすぎて細かい評価ができな かったが、本試作では線型性の傾きを緩やかにし1ADC あたりの電子数を小 さくした。

以上より、FPCCD2の回路図段階では第1次試作で見られた問題点は解決 されている。

次にレイアウトの作成を行った。第1次試作同様、デジアンテクノロジー社 に依頼した。図 7.11(b) にチップレイアウトを示す。チップサイズは 4.3 μ m × 4.3 μ m である。

7.2.10 シュミレーションによる性能評価

FPCCD2のレイアウトを作成しレイアウトから浮遊容量を抽出して、ポスト・ レイアウト・シュミレーションによる性能評価を行った。図7.12(a)がFPCCD2 のA/D変換の線型性を評価した図である。回路図段階のシミュレーションで は確認できなかった数 ADC カウント程度の飛びが見られる。これはノイズの 原因となってしりうるため、改善されなければならない問題である。

回路図段階では見られなかった ADC カウントの飛びがポスト・レイアウト・ シュミレーションで出現する原因は、設計段階では評価できないレイアウトに よる浮遊容量の影響が考えられる。CHAIN1の浮遊容量を除いてシミュレー ションを行った結果が図 7.12(b) である。(a) と比較して明らかに線形性が回復 している。したがって (a) で見られる ADC の飛びは浮遊容量が原因であると いえる。

次に浮遊容量の影響を大きく受けている箇所を検証した。変換速度を落とす とADCの飛びは消えるため、高速動作時に浮遊容量の影響が大きく出ている ことがわかった。シミュレーションによる検証の結果、特にADC内のコンパ レータが浮遊容量に弱い構造となっていることが判明した。この問題を解決す るためにはコンパレータの浮遊容量の影響を抑えるような設計の変更が必要で ある。

さらにコンパレータのオフセット回路のプラス入力側とマイナス入力側に大 きさの違う浮遊容量をつけてシミュレーションを行ったところ、同様の ADC の出力の飛びが確認された。この結果からオフセット回路は非対称な浮遊容量 の影響を受けやすいことがわかった。これはレイアウトを対称にすることで改 善できる。

7.3 FPCCD2B

FPCCD2でポストレイアウトシミュレーションで見られた ADC の飛びを改善するために、更に回路構成に変更を加えた FPCCD2B を設計した。変更の目的は ADC のコンパレータが受ける浮遊容量の影響を抑えることである。



図 7.12: FPCCD2のA/D 変換の線形性評価

7.3.1 FPCCD2B回路構成

図 7.13 に FPCCD2B の全体構成回路図を示す。FPCCD2 からの全体構成に 関する変更はない。ただし前回までは PIP(Poly-Insulator-Poly) コンデンサの 極性¹を明示していなかったため、極性が一致していなかったものもあったが、 FPCCD2B では全て回路図に一致させる。

これから述べる変更は主に CHAIN1B に対して行われ、比較のため CHAIN1 は基本 FPCCD2 のまま残しておく (変更は上で述べた PIP コンデンサについ てと次に述べるダンピング抵抗の追加等)。

7.3.2 CHAIN1の変更

CHAIN1の変更は図 7.14(b) で示すように、ADC の直前にダンピング抵抗 を加えた点である。これは直前のモニター回路の容量との関係で信号にピーキ ングが生じる現象が回路図段階のシミュレーションにより確認されたためであ る。ダンピング抵抗を挿入することで、このピーキングを抑えることができる。

7.3.3 ADCの変更

コンパレータ部の変更

¹固定容量コンデンサには大きく分類して極性があるものとないものに分けられる。極性の あるコンデンサは接続する端子がプラス、マイナスに決まっており、これを逆に接続すると不 具合が生じる可能性がある。無極性はどちらに接続しても問題はない。



図 7.13: FPCCD2B 全体回路図

FPCCD2の回路図段階の詳細なシミュレーションにより、2段目のコンパ レータのリセット解除動作が前段に影響し前段の動作を遅くしており、その結 果コンパレータの判定出力が遅れることが確認できた。2段目のコンパレータ は1段目のコンパレータのゲインを補う役割として置かれていたが、この結果 よりうまく機能していなかったがわかった。FPCCD2Bでは、このコンパレー タをインバータに変更する。インバータの役割は、後段へのドライブ能力²を 高めることである。インバータ直前の回路がドライブ能力が低いため、直接後 段の回路を接続するとスイッチング動作速度が遅くなる。そこでインバータを 通してから、後段の回路をドライブすることにした。

また浮遊容量の影響を抑えるために、インバータも含め対称なレイアウトに した。これにより浮遊容量もまた対称につき、出力への影響を抑えることがで きる。図 7.15 にコンパレータの回路図を示す。

オフセット部の変更

FPCCD2ではオフセット部につく浮遊容量もADCの飛びの原因となること

²次段の負荷回路をどうさせるために必要な駆動能力。具体的にはどれだけの電流が流せるかである。



(a) FPCCD2BのCHAIN1の変更点



(b) ダンピング抵抗

図 7.14: FPCCD2BのCHAIN1回路図

がわかった。特にコンパレータ外の信号(例えば、TRACK、CONVSTART、 RB、CK)との浮遊容量によるカップリングの影響が大きかった。そこで浮遊 容量の影響を抑えるためにレイアウトを対称にすると共に、配線の引き回しを 変更したりシールドを施した。さらに回路をミラー構造に変更した。これはオ フセット調整回路の出力インピーダンスを小さくして、デジタル信号のクロス トークによる電圧振幅が過剰にならないように、また浮遊容量があっても信号 帯域を失わないようにすることが目的である。外部の信号とのカップリングの 影響を小さくするために、回路を低インピーダンス化するようトランジスタの サイズの変更も行った。この変更により消費電力が増すことが考えられるが、 今回は問題としない。



図 7.15: コンパレータ回路図

7.3.4 チップレイアウト

FPCCD2Bのレイアウト作成も前回までと同様、デジアンテクノロジー社に 依頼した。浮遊容量は隣り合う導線間にも生ずるため、コンパレータの機能に 影響を与えないよう細心の注意を払いレイアウトした。出来上がったレイアウ トを図 7.17 に載せる。

7.3.5 シュミレーションによる性能評価

出来上がったレイアウトから浮遊容量を抽出して、ポスト・レイアウト・シュ ミレーションによる性能評価を行った。図 7.17 が FPCCD2B の ADC におけ る A/D 変換の線型性を評価した図である。図 7.12(a) で見られたような ADC カウントの大きな飛びは消えている。プロットが直線に対して少し波打ってい るように見えるが、これは前置増幅器の出力部のソースフォロアの特性が出て いると考えられる。これは補正可能であるため、問題にならない。

以上より、FPCCD2Bにおける設計の変更により期待通りの性能を実現できた。

7.3.6 第2次試作 ASIC の製作

FPCCD2Bのレイアウトで第2次試作ASICの製作を行う。ASICの製作は 第1次試作同様、TSMCに依頼した。チップの設計パラメータを表7.1に示す。 チップは2011年1月5日にテープアウトし2月17日納入予定である。



図 7.16: FPCCD2B のレイアウト



図 7.17: FPCCD2Bの ADC の線型性の検証

表 7.1: FPCCD2B チップ設計パラメータ

チップ名	FPCCD2B
チャンネル数	8
前置増幅器ゲイン	$-1 \mathrm{pF}/C_f$
[ゲイン変更範囲]	C_f : 0.2pF~1.6pF (8steps)
製造会社	TSMC (Taiwan Semiconductor Manufacturing Company)
製造プロセス	0.35μ m 2 層 POLY 4 層 METAL
チップエリア	$4.3 \text{ mm} \times 4.3 \text{ mm}$
パッケージ	CQFP100PIN
電源電圧	3.3V(VDD=1.65V, VSS=-1.65V, GND=0V)

第8章 まとめ

本研究では ILC の FPCCD 崩壊点検出器の読み出しシステムの確立を目指し、読み出し ASIC を開発を行い、それを用いて試作 FPCCD の読み出し試験を行った。

FPCCD崩壊点検出器用ASICの第1次試作

宇宙航空研究機構の池田博一教授のご協力を得て、FPCCD 崩壊点検出器用 読み出しASICの第1次試作(チップ名:FPCCD)の開発を行い、その性能評価 を行った。チップ FPCCD の各要素は正常に動作しており、全体構成に問題は ないことを確認した。ASICには要求性能が課されており、チップ FPCCD がそ れらを満たしているか評価した。読み出し速度に関しては10MHz 以上が求めら れているが、チップ FPCCD で正常な読み出しが実現できたのは1.5MHz まで であった。回路設計上は10MHz で動作するはずであるが、高速動作時に ADC のコンパレータに十分電流が供給されていないことが原因で達成できなかった と考えられる。ノイズレベルは 30 電子以下が求められるが、チップ FPCCD では 40 電子を得た。またノイズレベルに関連して ADC での A/D 変換の性能 を評価したところ、概ねよい線型性が得られた。しかし一部 ADC カウント欠 けがあることが発覚した。これは ADC のコンデンサ・アレイに浮遊容量が付 き、容量比を崩すことが原因であった。消費電力に関しては実測はしておらず、 要求性能 6 mW/ch のところシミュレーションで 13 mW/ch と見積もられた。

試作 FPCCD 読み出し試験

チップ FPCCD を用いて試作 FPCCD の読み出し試験を行った。読み出しシ ステムは適切に動作し、FPCCD から問題なく信号が読み出せることが確認で きた。FPCCD と読み出しシステムでの読み出しノイズを評価したところ、要 求性能 50 電子に対して室温で約 90 電子、-40 ℃冷却時で 40 電子が得られた。 実機の検出器は-50 ℃で冷却することが予定されているため、冷却時には読み 出しノイズは要求性能を満足すること見込める。

FPCCD 崩壊点検出器用 ASIC の第2次試作

チップ FPCCD の性能評価結果を受け、ASIC の第2次試作(チップ名:FPCCD2B) を行った。第2次試作の目的は読み出し速度10MHz を達成すること、そして ADC カウント欠けをなくし入力電圧と ADC カウントのきれいな線型性を得 ることである。2回のレイアウトの作成の結果、目的を達成できる回路設計が 完成した。チップ FPCCD2B は2011 年1月15日にテープアウトし、2月17日 に納入予定である。

今後の予定

第2次試作納入後、性能評価を行い要求性能が満たされているか検証する。 要求性能が満足されていれば10MHzで試作FPCCDを読み出し、センサーと読 み出しシステムを合わせて性能評価を行う。また今年度中にも6 µm×6 µmの FPCCDが完成するため、それを用いた読み出し試験も行う必要がある。ILC では2012年夏にTDR(Technical Desigh Report)を提出する予定であり、この 時点で技術確立を実現できていればFPCCD崩壊点検出器がILDの崩壊点検 出器として採用される可能性が非常に高くなる。したがって来年度中には要求 性能を満たすセンサーと読み出しシステムの開発が必須となる。

付 録 A 標準模型のラグランジ アン

ヒッグス場が $\phi_+ \rightarrow 0$ 、 $\phi_0 \rightarrow \frac{1}{\sqrt{2}}(v + \chi)$ で SU(2)×U(1) 対称性を破った後のラ グランジアンは、

$$L = \bar{\nu}(i\partial \!\!\!/ - m_{\nu})\nu + \bar{\ell}(i\partial \!\!\!/ - m_{\ell})\ell + \frac{1}{2}(\partial_{\mu}\chi\partial^{\mu}\chi - m_{H}^{2}\chi^{2}) - \frac{1}{4}F_{\mu\nu}^{i}F^{i\mu\nu} + m_{W}^{2}W_{+\mu}^{*}W_{+}^{\mu} - \frac{1}{4}G_{\mu\nu}G^{\mu\nu} + \frac{m_{Z}^{2}}{2}Z_{\mu}Z^{\mu} + eA_{\mu}(\bar{\ell}\gamma^{\mu}\ell) - \frac{g}{\sqrt{2}}[W_{+}^{\mu}(\bar{\nu}\gamma^{\mu}P_{L}\ell) + c.c] - \bar{g}Z_{\mu}[\bar{\nu}\gamma^{\mu}(s_{\nu_{L}}P_{L} + s_{\nu_{R}}P_{R})\nu + \bar{\ell}\gamma^{\mu}(s_{\ell_{L}}P_{L} + s_{\ell_{R}}P_{R})\ell] + \frac{2\nu\chi + \chi^{2}}{4}((\frac{2m_{W}}{v})^{2}W_{+\mu}^{*}W_{+}^{\mu} + \frac{1}{2}(\frac{2m_{Z}}{v})^{2}Z_{\mu}Z^{\mu}) - \frac{m_{\ell}}{v}\chi(\bar{\ell}\ell) - \frac{m_{\nu}}{v}\chi(\bar{\nu}\nu) - \frac{m_{H}^{2}}{2v}\chi^{3} - \frac{m_{H}^{2}}{8v^{2}}\chi^{4}$$
(A.1)

ここで、

$$m_H = \sqrt{-4\mu^2}, \quad m_W = \frac{vg}{2}, \quad m_Z = \frac{v\bar{g}}{2},$$
$$e = gsin\theta_W, \quad \bar{g} = \sqrt{g^2 + g'^2}, \quad sin\theta_W = \frac{g'}{\bar{g}}, \quad cos\theta_W = \frac{g}{\bar{g}} \tag{A.2}$$

である。

付録B 各検出器のパラメータ

検出器	パラン	パラメータ 検出器		パラメータ			
VTX	半径 (mm)	1層目	16.0	FTD	内径 (mm)	ディスク1	39
		2 層目	18.0			ディスク2	49.6
		3層目	37.0			ディスク3	70.1
		4 層目	39.0			ディスク4	100.3
		5 層目	58.0			ディスク5	130.4
		6 層目	60.0			ディスク6	160.5
SIT	半径 (mm)	1 層目	165			ディスク7	190.5
		2 層目	309		外径 (mm)	ディスク1	164
	長さ (mm)	1層目	371			ディスク2	164
		2層目	645			ディスク3	308
SET	半径 (mm)	1層目	1833			ディスク4	309
		2層目	1835			ディスク5	309
	長さ (mm)	1層目	2350			ディスク6	309
		2 層目	2350			ディスク7	309
ETD	内径 (mm)		419.3	-	長さ (mm)	ディスク1	220
	外径	(mm)	1822.7			ディスク2	371.3
	長さ (mm)	ディスク1	2426			ディスク3	644.9
		ディスク2	2428			ディスク4	1046.1
		ディスク3	2430			ディスク5	1447.3
						ディスク6	1848.5
						ディスク7	2250

表 B.1: ILD 測定器の各検出器のパラメータ (1)

検出器	パラン	メータ	
ECAL	バレル	内径 (mm)	1847.4
		外径 (mm)	2019.6
		長さ (mm)	2350
		放射長 (X ₀)	23.6
	エンドキャップ	内径 (mm)	400
		外径 (mm)	2088.8
		長さ (mm)	$2450 \sim 2622.2$
		放射長 (X ₀)	23.6
HCAL	バレル	内径 (mm)	2058
		外径 (mm)	3330
		長さ (mm)	2350
		放射長 (X ₀)	55.3
	エンドキャップ	内径 (mm)	350
		外径 (mm)	3090.4
		長さ (mm)	$2650 \sim 3922$
		放射長 (X ₀)	55.3
Ι	LumiCAL	内径 (mm)	80
		外径 (mm)	195.2
		長さ (mm)	$2506.9 \sim 2635$
I	BeamCAL	内径 (mm)	20
		外径 (mm)	150
		長さ (mm)	3594.9~3714.9
	LHCAL	内径 (mm)	93
		外径 (mm)	330.6
		長さ (mm)	$2680 \sim 3205$
ヨーク	バレル	内径 (mm)	4440
		外径 (mm)	6990
		長さ (mm)	4047
	エンドキャップ	内径 (mm)	300
		外径 (mm)	6990
		長さ (mm)	$4072 \sim 6622$
>	ノレノイド	磁場の強さ(T)	3.5

表 B.2: ILD 測定器の各検出器のパラメータ (2)

付 録 C FPCCD 評価基板回路図



図 C.1: FPCCD 読み出し評価基板 (ASIC 周辺)



図 C.2: FPCCD 読み出し評価基板 (CCD 周辺)

付録D 第1次試作ASICパッド配置置一覧表

表 D.1: 第1次読み出し ASIC のパッド配置

パッド番号	信号名	パッド種別	内容
1	TP	PAD	テストパルス入力
2	VDD	PVDD	アナログ用電源 (+1.65 V)
3	VSS	PVSS	アナログ用電源 (-1.65 V)
4	Gnd	PATH	アナロググランド (0 V)
5	VREF1	PATH	A/D 変換基準電圧 (+500 mV)
6	VREF2	PATH	A/D 変換基準電圧 (+250 mV)
7	MONOUT	PATH	モニター出力
8	DGND	PATH	デジタルグランド (0 V)
9	VSS1	PVSS1	デジタル用電源 (-1.65 V)
10	VDD1	PVDD1	デジタル用電源 (+1.65 V)
11	RBH	PDTHR	LVDS 入力 (読み出し回路動作信号)
12	RBL	PDTHR	LVDS 入力 (読み出し回路動作信号)
13	TRACKH	PDTHR	LVDS 入力 (読み出し回路動作信号)
14	TRACKL	PDTHR	LVDS 入力 (読み出し回路動作信号)
15	CONVH	PDTHR	LVDS 入力 (読み出し回路動作信号)
16	CONVL	PDTHR	LVDS 入力 (読み出し回路動作信号)
17	CKH	PDTHR	LVDS 入力 (読み出し回路動作信号)
18	CKL	PDTHR	LVDS 入力 (読み出し回路動作信号)
19	SELOUT	PDTH	LVTTL 出力
			(チャンネル指定シフトレジスター出力)
20	DOUT	PDTH	LVTTL 出力 (パラメータ設定シフトレジスター出力)
			(パラメータ設定シフトレジスター出力)
21	DGND	PAD	デジタルグランド (0 V)
22	OUT7L	PDTH	LVDS 出力 (ADC 出力)
23	OUT7H	PDTH	LVDS 出力 (ADC 出力)
24	OUT6L	PDTH	LVDS 出力 (ADC 出力)

パッド番号	信号名	パッド種別	内容
25	OUT6H	PDTH	LVDS 出力 (ADC 出力)
26	OUT5L	PDTH	LVDS 出力 (ADC 出力)
27	OUT5H	PDTH	LVDS 出力 (ADC 出力)
28	OUT4L	PDTH	LVDS 出力 (ADC 出力)
29	OUT4H	PDTH	LVDS 出力 (ADC 出力)
30	OUT3L	PDTH	LVDS 出力 (ADC 出力)
31	OUT3H	PDTH	LVDS 出力 (ADC 出力)
32	OUT2L	PDTH	LVDS 出力 (ADC 出力)
33	OUT2H	PDTH	LVDS 出力 (ADC 出力)
34	OUT1L	PDTH	LVDS 出力 (ADC 出力)
35	OUT1H	PDTH	LVDS 出力 (ADC 出力)
36	OUT0L	PDTH	LVDS 出力 (ADC 出力)
37	OUT0H	PDTH	LVDS 出力 (ADC 出力)
38	VALIDL	PDTH	LVDS 出力 (ADC 出力)
39	VALIDH	PDTH	LVDS 出力 (ADC 出力)
40	DGND	PAD	デジタルグランド (0 V)
41	INITB	PDTHR	LVTTL 入力 (チャンネル指定・パラメータ設定)
42	DIN	PDTHR	LVTTL 入力 (チャンネル指定・パラメータ設定)
43	WCK	PDTHR	LVTTL 入力 (チャンネル指定・パラメータ設定)
44	WR	PDTHR	LVTTL 入力 (チャンネル指定・パラメータ設定)
45	SELCK	PDTHR	LVTTL 入力 (チャンネル指定・パラメータ設定)
46	SELIN	PDTHR	LVTTL 入力 (チャンネル指定・パラメータ設定)
47	CONVEND	PDTH	LVTTL 出力 (変換終了信号)
48	B6	PDTH	LVTTL 出力 (ビットレジスター出力)
49	B5	PDTH	LVTTL 出力 (ビットレジスター出力)
50	B4	PDTH	LVTTL 出力 (ビットレジスター出力)
51	B3	PDTH	LVTTL 出力 (ビットレジスター出力)
52	B2	PDTH	LVTTL 出力 (ビットレジスター出力)
53	B1	PDTH	LVTTL 出力 (ビットレジスター出力)
54	B0	PDTH	LVTTL 出力 (ビットレジスター出力)
55	VDD1	PVDD1	デジタル用電源 (+1.65 V)
56	VSS1	PVSS1	デジタル用電源 (-1.65 V)
57	DGND	PDTH	デジタルグランド (0 V)
58	IBIAS	PATH	基準電流入力
59	VSS	PVSS	アナログ用電源 (+1.65 V)
60	VDD	PVDD	アナログ用電源 (-1.65 V)
61	Gnd	PATH	アナロググランド (0 V)
62	VL2	PATH	バイアス電圧モニター出力
63	VH1	PATH	バイアス電圧モニター出力
64	VL1	PATH	バイアス電圧モニター出力
65	Gnd	PAD	アナロググランド (0 V)

パッド番号	信号名	パッド種別	内容
66	AIN0	PAD	CCD 信号入力
67	AIN1	PAD	CCD 信号入力
68	AIN2	PAD	CCD 信号入力
69	AIN3	PAD	CCD 信号入力
70	Gnd	PAD	アナロググランド (0 V)
71	AIN4	PAD	CCD 信号入力
72	AIN5	PAD	CCD 信号入力
73	AIN6	PAD	CCD 信号入力
74	AIN7	PAD	CCD 信号入力
75	Gnd	PAD	アナロググランド (0 V)
76	NC	PAD	無接続
77	VL3	PATH	バイアス電圧モニター出力
78	VL4	PATH	バイアス電圧モニター出力
79	VL5	PATH	バイアス電圧モニター出力
80	Gnd	PAD	アナロググランド (0 V)

付録E 第2次試作ASICパッド配置置一覧表

表 E.1: 第2次試作読み出し ASIC のパッド配置

パッド番号	信号名	パッド種別	内容
1	VSS	PVSS	アナログ用電源 (-1.65 V)
2	VDD	PVDD	アナログ用電源 (+1.65 V)
3	Gnd	PATH	アナロググランド (0 V)
4	TP	PATH	テストパルス入力
5	VREF1	PATH	A/D 変換基準電圧 (+256 mV)
6	VREF2	PATH	A/D 変換基準電圧 (-256 mV)
7	MONOUTA	PATH	モニター出力
8	MONOUTB	PATH	モニター出力
9	Gnd	PATH	アナロググランド (0 V)
10	DGND	PDTH	デジタルグランド (0 V)
11	VDD1	PVDD1	デジタル用電源 (+1.65 V)
12	VSS1	PVSS1	デジタル用電源 (-1.65 V)
13	RBH	PDTHR	LVDS 入力 (読み出し回路動作信号)
14	RBL	PDTHR	LVDS 入力 (読み出し回路動作信号)
15	TRACKH	PDTHR	LVDS 入力 (読み出し回路動作信号)
16	TRACKL	PDTHR	LVDS 入力 (読み出し回路動作信号)
17	CONVH	PDTHR	LVDS 入力 (読み出し回路動作信号)
18	CONVL	PDTHR	LVDS 入力 (読み出し回路動作信号)
19	CKH	PDTHR	LVDS 入力 (読み出し回路動作信号)
20	CKL	PDTHR	LVDS 入力 (読み出し回路動作信号)
21	SELOUT	PDTH	LVTTL 出力
			(チャンネル指定シフトレジスター出力)
22	DOUT	PDTH	LVTTL 出力
			(パラメータ設定シフトレジスター出力)
23	DGND	PDTH	デジタルグランド (0 V)
24	VDD1	PVDD1	デジタル用電源 (+1.65 V)

パッド番号	信号名	パッド種別	内容
25	VSS1	PVSS1	デジタル用電源 (-1.65 V)
26	VSS1	PVSS1	デジタル用電源 (-1.65 V)
27	VDD1	PVDD1	デジタル用電源 (+1.65 V)
28	DGND	PDTH	デジタルグランド (0 V)
29	OUT7L	PDTH	LVDS 出力 (ADC 出力)
30	OUT7H	PDTH	LVDS 出力 (ADC 出力)
31	OUT6L	PDTH	LVDS 出力 (ADC 出力)
32	OUT6H	PDTH	LVDS 出力 (ADC 出力)
33	OUT5L	PDTH	LVDS 出力 (ADC 出力)
34	OUT5H	PDTH	LVDS 出力 (ADC 出力)
35	OUT4L	PDTH	LVDS 出力 (ADC 出力)
36	OUT4H	PDTH	LVDS 出力 (ADC 出力)
37	DGND	PDTH	LVDS 出力 (ADC 出力)
38	OUT3L	PDTH	LVDS 出力 (ADC 出力)
39	OUT3H	PDTH	LVDS 出力 (ADC 出力)
40	OUT2L	PDTH	LVDS 出力 (ADC 出力)
41	OUT2H	PDTH	LVDS 出力 (ADC 出力)
42	OUT1L	PDTH	LVDS 出力 (ADC 出力)
43	OUT1H	PDTH	LVDS 出力 (ADC 出力)
44	OUT0L	PDTH	LVDS 出力 (ADC 出力)
45	OUT0H	PDTH	LVDS 出力 (ADC 出力)
46	VALIDL	PDTH	LVDS 出力 (ADC 出力)
47	VALIDH	PDTH	LVDS 出力 (ADC 出力)
48	DGND	PDTH	デジタルグランド (0 V)
49	VDD1	PVDD1	デジタル用電源 (+1.65 V)
50	VSS1	PVSS1	デジタル用電源 (-1.65 V)
51	VSS1	PVSS1	デジタル用電源 (-1.65 V)
52	VDD1	PVDD1	デジタル用電源 (+1.65 V)
53	DGND	PDTH	デジタルグランド (0 V)
54	INITB	PDTHR	LVTTL 入力
			(チャンネル指定・パラメータ設定)
55	DIN	PDTHR	LVTTL 入力
			(チャンネル指定・パラメータ設定)
56	WCK	PDTHR	LVTTL 入力
			(チャンネル指定・パラメータ設定)
57	WR	PDTHR	LVTTL 入力
			(チャンネル指定・パラメータ設定)
58	SELCK	PDTHR	LVTTL 入力
			(チャンネル指定・パラメータ設定)
59	SELIN	PDTHR	LVTTL 入力
			(チャンネル指定・パラメータ設定)

パッド番号	信号名	パッド種別	内容
60	CONVEND	PDTH	LVTTL 出力 (変換終了信号)
61	B7	PDTH	LVTTL 出力 (ビットレジスター出力)
62	B6	PDTH	LVTTL 出力 (ビットレジスター出力)
63	B5	PDTH	LVTTL 出力 (ビットレジスター出力)
64	B4	PDTH	LVTTL 出力 (ビットレジスター出力)
65	B3	PDTH	LVTTL 出力 (ビットレジスター出力)
66	B2	PDTH	LVTTL 出力 (ビットレジスター出力)
67	B1	PDTH	LVTTL 出力 (ビットレジスター出力)
68	B0	PDTH	LVTTL 出力 (ビットレジスター出力)
69	VSS1	PVSS1	デジタル用電源 (-1.65 V)
70	VDD1	PVDD1	デジタル用電源 (+1.65 V)
71	DGND	PDTH	デジタルグランド (0 V)
72	IBIAS	PATH	基準電流入力
73	Gnd	PATH	アナロググランド (0 V)
74	VDD	PVDD	アナログ用電源 (+1.65 V)
75	VSS	PVSS	アナログ用電源 (-1.65 V)
76	VSS	PVSS	アナログ用電源 (-1.65 V)
77	VDD	PVDD	アナログ用電源 (+1.65 V)
78	Gnd	PATH	アナロググランド (0 V)
79	VL2	PATH	バイアス電圧モニター出力
80	VH1	PATH	バイアス電圧モニター出力
81	VL1	PATH	バイアス電圧モニター出力
82	Gnd	PAD	アナロググランド (0 V)
83	AIN0	PAD	CCD 信号入力
84	AIN1	PAD	CCD 信号入力
85	AIN2	PAD	CCD 信号入力
86	AIN3	PAD	CCD 信号入力
87	Gnd	PATH	アナロググランド (0 V)
88	Gnd	PAD	アナロググランド (0 V)
89	AIN4	PAD	CCD 信号入力
90	AIN5	PAD	CCD 信号入力
91	AIN6	PAD	CCD 信号入力
92	AIN7	PAD	CCD 信号入力
93	Gnd	PAD	アナロググランド (0 V)
94	VL3	PATH	バイアス電圧モニター出力
95	VL4	PATH	バイアス電圧モニター出力

96

97

98

99

100

VL5

VH5

Gnd

VDD

VSS

PATH

PATH

PATH

PVDD

PVSS

バイアス電圧モニター出力

バイアス電圧モニター出力

アナロググランド(0 V)

アナログ用電源 (+1.65 V)

アナログ用電源 (-1.65 V)

謝辞

本研究を進めるに当たって、たくさんの方にご協力をしていただき大変感謝 しています。

山本先生にはやりがいのある研究を任せていただき、大変感謝しています。 グループミーティングで研究に関しての助言をいただいたり、学会前には発表 の内容を見ていただき大変参考になりました。また国際会議での発表の機会を 与えていただき、大変貴重な経験をさせていただきました。

高エネルギー加速器研究機構の杉本さんと宮本さんには隔週の会議の際に、 毎回貴重なアドバイスをしていただきました。私の度重なる的外れな発言、質 問にも丁寧に答えていただき感謝しています。

JAXAの池田さんにはASICの開発で大変お世話になりました。私の質問に 対する素早く的確な指導には非常に感謝しています。また初めてお会いしたと きから明るい笑顔で気さくに話しかけていただきとてもありがたかったです。 ご飯に連れて行ってもらった機会には様々なお話をしていただき非常に楽しい 時間が過ごせました。ありがとうございました。

信州大学の佐藤さんには ASIC の第2次試作の際にお世話になりました。わ ざわざ東北大学にも来て指導していただいたり、メールでの細かい指導は大変 ためになりました。佐藤さんのおかげで第2次試作の手配がスムーズに進みま した。ありがとうございました。

浜松ホトニクスの鈴木さんには CCD の取り扱い方などで助言をいただきま した。CCD から信号をうまく読み出せないとき、貴重なアドバイスをいただ き問題の解決の糸口をつかむことができました。ありがとうございました。

高エネルギー加速器研究機構の千代さんには DAQ-Middleware に関してた くさんの助言をいただきました。セミナーに参加した際やその後の実際のシス テムの導入時には、非常に丁寧なご指導をしていただき大変感謝しています。 ありがとうございました。

准教授の佐貫さんには研究室のミーティングの際に CCD 関連のアドバイス

をいただきました。また修士論文作成にあたり的確な指導をいただきました。 ありがとうございました。

助教の田窪さん(現在、高エネルギー加速器研究機構)には何から何までお 世話になりました。工学部からやって来て、何もわからない私に対して厳しく も優しく丁寧な指導していただき本当に感謝しています。田窪さんがいなかっ たら、私は路頭に迷ってのたれ死んでいたと思います。また田窪さんには研究 の技術的な助言だけでなく、"研究者として生き残っていくにはどうしたらよ いか"に関するお話をたくさんしていただき大変参考になりました。一生忘れ ないと思います。加えて、奥さんの見つけ方についても熱く語っていただき、 これもまた大変参考になりました。ありがとうございました。

助教の小貫さんにはハードウェア関連の質問に答えていただきました。また 荒れ放題の実験室を現在のような使いやすい環境に変えていただき感謝してい ます。

助教の長嶺さんにはネットワーク関係の質問に答えていただきました。あり がとうございました。

研究室の博士課程後期1年の板垣さんには最もお世話になりました。本研究 の前任者であり回路図の見方、機器の取り扱い方から研究の進め方まで、本研 究の全てに渡り指導と助言をいただきました。板垣さんがいなかったら私は今 頃、海の藻屑となって消えていたと思います。本当にありがとうございました。

研究室の学生の皆様には大変お世話になりました。動物園+水族館くらい多 種多様なメンバーの中でたくさんの笑いと刺激をもらいました。みなさんのお かげで毎日楽しく研究を進めることができました。特に同期の中野くん、根岸 君、本田君とは苦しいときも励ましあい切磋琢磨することができたと思いま す。ありがとうございました。

本研究とは直接関係ありませんが、私がILCにおける新物理のシミュレー ション解析の研究を行っていた際には、高エネルギー加速器研究機構の藤井さ んには大変お世話になりました。メールでの質問に丁寧に答えていただいた だけでなく、直接訪問した際も夜中まで付き合って一緒に解析をしていただき ました。藤井さんの体力には脱帽です。また理論的な助言を東京大学の松本さ ん、東北大学の浅野さんからいただき大変感謝しています。学会発表や論文を 投稿する際にも何度も理論的な質問に答えていただきました。皆さんのおかげ でPhysical Review Dに論文を投稿することができました。ありがとうござい ました。また同じテーマで一緒に解析を進めた東京大学の末原さんにもたくさ んの助言をいただき、感謝しています。

私は今後博士課程後期過程に進み、研究を続けます。博士課程では ILC で はなく Belle 実験に参加することになっているため、ILC に関わる機会は少な くなると思います。しかし私は将来 ILC を必ず日本に作りたいと思っており、 今後も関わっていきたいと考えています。

最後に25年間、頑固で自分勝手な私を応援し続けてくれた両親に感謝しま す。両親の支えがなければ、ここまで研究に没頭することもできませんでした。 心から感謝しています。ありがとうございました。

参考文献

- [1] ILC Global Design Effort and World Wide Study, "International linear collider Reference Design Report" (2007)
- [2] ILD Concept Group, "Letter of Intent" (2010)
- [3] ILD 日本グループ 「ILD 測定器開発プロポーザル」(2009)
- [4] MPGD ウェブページ、http://rd.kek.jp/project/mpgd/
- [5] 佐藤優太郎、修士論文 「国際リニアコライダーのための衝突点ビーム形 状モニターの研究開発」 東北大学 (2010)
- [6] David Griffiths "Introduction to Elementary Particles" WILEY-VCH Verlag GmbH & Co.KGaA
- [7] 吉田幸平、修士論文 「国際リニアコライダーにおけるヒッグス粒子の崩 壊分岐比測定の研究」 東北大学 (2010)
- [8] D. Biley, E. Devetak et al., Nucl. Instr. and Meth. 610 (2009) 573;
- [9] A. Miyamoto, K. Nakayoshi, Y. Sugimoto, H. Ikeda, T. Nagamine, Y. Takubo, H. Yamamoto, K. Abe, "FPCCD Vertex Detector R & D for ILC"
- [10] Y. Sugimoto, H. Ikeda, A. Miyamoto, T. Nagamine, Y. Takubo, H. Yamamoto, "R & D Status of FPCCD VTX", Proceeding of LCWS/ILC 2008
- [11] Y. Takubo, H. Ikeda, K. Itagaki, H. Kouno, A. Miyamoto, T. Nagamine, Y. Sugimoto, H. Suzuki, H. Yamamoto, "Fine Pixel CCD for ILC Vertex Detector", Proceeding of Vertex 2008

- [12] 「技術資料 FFT-CCDエリアイメージセンサの特性と使い方」 浜松ホ トニクス株式会社
- [13] 西久保靖彦、「図解雑学 半導体の仕組み」ナツメ社
- [14] 米本和也、「CCD/CMOS イメージ/センサの基礎と応用」 CQ 出版社
- [15] 渡辺伸、修士論文「テルル化カドミウム (CdTe) 半導体を用いた硬 X 線・ ガンマ線撮像用ピクセル検出器の開発」東京大学 (2001)
- [16] 板垣憲之輔、修士論文 「国際リニアコライダーにおける崩壊点検出器用 高精細 CCD の読み出し回路の研究開発」 東北大学 (2010)
- [17] 小泉誠、修士論文 「アバランシェ・ダイオードを用いた高解像度・高速 PETの要素技術開発」 東京工業大学 (2009)
- [18] 泰地増樹、「CMOS アナログ/ディジタル IC 設計の基礎」 CQ 出版社
- [19] デジアンテクノロジー株式会社 ホームページ、http://www.digian.co.jp/
- [20] 有限会社 ジー・エヌ・ディー ホームページ、http://gn-d.jp/
- [21] 谷口研二、「CMOSアナログ回路入門」 CQ出版社
- [22] SiTCP ホームページ, http://e-sys.kek.jp/tech/sitcp/
- [23] DAQ-Middleware ホームページ, http://daqmw.kek.jp/
- [24] Behzad Razavi 著 / 黒田忠広 監訳、「アナログ CMOS 集積回路の設計 (基礎編・応用編)」
 丸善株式会社